ASIC

在集成電路界ASIC被認為是一種為專門目的而設計的集成電路。是指應特定用户要求和特定電子系統的需要而設計、製造的集成電路。ASIC的特點是面向特定用户的需求，ASIC在批量生產時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優點。

集成電路(integrated circuit)是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及佈線互連一起，製作在一塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向着微小型化、低功耗、智能化和高可靠性方面邁進了一大步。集成電路發明於上世紀70年代，發明者為傑克·基爾比[基於鍺(Ge)的集成電路]和羅伯特·諾伊思[基於硅(Si)的集成電路]。 ^[2] 

集成電路規模越大，組建系統時就越難以針對特殊要求加以改變為解決這些問題。所以就出現了以用户參加設計為特徵的專用集成電路 (ASIC)，它能實現整機系統的優化設計，性能優越，保密性強。專用集成電路可以把分別承擔一些功能的數個，數十個，甚至上百個通用中，小規模集成電路的功能集成在一塊芯片上，進而可將整個系統集成在一塊芯片上，實現系統的需要。它使整機電路優化，元件數減少，佈線縮短，體積和重量減小，提高系統可靠性。 ^[2] 

ASIC 的特點是面向特定用户的需求，品種多、 批量少，要求設計和生產週期短，它作為集成電路技術與特定用户的整機或系統技術緊密結合的產物，與通用集成電路相比具有體積更小、重量更輕、 功耗更低、可靠性提高、性能提高、保密性增強、 成本降低等優點。 ^[1] 

由於ASIC的便利性和良好的可靠性，逐漸越來越多的應用於安全相關產品的設計開發，如智能的安全變送器、安全總線接口設備或安全控制器。然而，由於不同於傳統的模擬電路或一般IC，如何評價ASIC的功能安全性，包括當ASIC集成到產品開發時，如何評價產品的功能安全性，逐漸成為了一個新的問題和熱點。ASIC有其自身的一些複雜性特點。例如一塊ASIC上可能有上億個MOS管，每個MOS管都有可能發生失效，如何判斷和控制這些失效時功能安全需要考慮的問題：又如ASIC設計過程中需要利用Verilog等專用工具，如何評價這些工具的適用性，以及對開發流程的質量控制等也是需要解決的問題。 ^[2] 

在2010年，功能安全基礎標準IEC61508發佈了第二版：IEC61508—2010：ED2．0。其中對於採用ASIC進行安全相關系統開發進行了詳細的規定，包括定義了ASIC的生命週期模型，建議了針對ASIC控制故障和避免失效的要求。 ^[2] 

ASIC分為全定製和半定製。全定製設計需要設計者完成所有電路的設計，因此需要大量人力物力，靈活性好但開發效率低下。如果設計較為理想，全定製能夠比半定製的ASIC芯片運行速度更快。半定製使用庫裏的標準邏輯單元(Standard Cell)，設計時可以從標準邏輯單元庫中選擇SSI(門電路)、MSI(如加法器、比較器等)、數據通路(如ALU、存儲器、總線等)、存儲器甚至系統級模塊(如乘法器、微控制器等)和IP核，這些邏輯單元已經佈局完畢，而且設計得較為可靠，設計者可以較方便地完成系統設計。 現代ASIC常包含整個32-bit處理器,類似ROM、RAM、EEPROM、Flash的存儲單元和其他模塊。這樣的ASIC常被稱為SoC(片上系統)。

FPGA是ASIC的近親，一般通過原理圖、VHDL對數字系統建模，運用EDA軟件仿真、綜合，生成基於一些標準庫的網絡表，配置到芯片即可使用。它與ASIC的區別是用户不需要介入芯片的佈局佈線和工藝問題，而且可以隨時改變其邏輯功能，使用靈活。

在定製化芯片領域，FPGA（現場可編程門陣列）是一直可編程的半定製芯片，而傳統ASIC則通常被稱為全定製芯片。 ^[4] 

全定製ASIC是利用集成電路的最基本設計方法（不使用現有庫單元），對集成電路中所有的元器件進行精工細作的設計方法。全定製設計可以實現最小面積，最佳佈線佈局、最優功耗速度積，得到最好的電特性。該方法尤其適宜於模擬電路，數模混合電路以及對速度、功耗、管芯面積、其它器件特性（如線性度、對稱性、電流容量、耐壓等）有特殊要求的場合；或者在沒有現成元件庫的場合。特點：精工細作，設計要求高、週期長，設計成本昂貴。

由於單元庫和功能模塊電路越加成熟，全定製設計的方法漸漸被半定製方法所取代。在IC設計中，整個電路均採用全定製設計的現象越來越少。全定製設計要求：全定製設計要考慮工藝條件，根據電路的複雜和難度決定器件工藝類型、佈線層數、材料參數、工藝方法、極限參數、成品率等因素。需要經驗和技巧，掌握各種設計規則和方法,一般由專業微電子IC設計人員完成；常規設計可以借鑑以往的設計，部分器件需要根據電特性單獨設計；佈局、佈線、排版組合等均需要反覆斟酌調整，按最佳尺寸、最合理佈局、最短連線、最便捷引腳等設計原則設計版圖。版圖設計與工藝相關，要充分了解工藝規範，根據工藝參數和工藝要求合理設計版圖和工藝。

半定製設計方法又分成基於標準單元的設計方法和基於門陣列的設計方法。

基於標準單元的設計方法是：將預先設計好的稱為標準單元的邏輯單元，如與門，或門，多路開關，觸發器等，按照某種特定的規則排列，與預先設計好的大型單元一起組成ASIC。基於標準單元的ASIC又稱為CBIC(CellbasedIC)。

基於門陣列的設計方法是在預先制定的具有晶體管陣列的基片或母片上通過掩膜互連的方法完成專用集成電路設計。半定製相比於全定製，可以縮短開發週期，降低開發成本和風險。

首先，需要對ASIC進行內部功能模塊的劃分，使每個功能模塊實現相應的功能。各個功能模塊連接到一起形成整個ASIC電路。第二，根據功能模塊的劃分，按照功能和接口要求，採用硬件描述語言 (HDL)進行模塊的邏輯設計，形成寄存器傳輸級(RTL)代碼。第三，針對ASIC規格書的功能和時序要求，採用現場可編程邏輯門陣列 (FPGA)原型或者軟件仿真的方式，編寫測試代碼或者測試激勵，進行邏輯驗證，並確保邏輯設計完全符合設計要求。第四，將RTL代碼通過邏輯綜合工具映射到相應的工藝庫上，進行佈局佈線等版圖設計，完成時序驗證和收斂，形成用於投片生產的版圖數據。 ^[3] 

ASIC設計水平的高低決定了芯片的功能、性能及成本。從產業鏈各環節發展趨勢來看，芯片設計是集成電路產業最具發展潛力的領域，中國芯片設計規模處於快速上升通道，研發水平顯著提高。在中小功率芯片領域，國內芯片競爭優勢突出，在大功率芯片方面，與國際先進技術的差距在不斷縮小。