肖特基勢壘二極管

在1874年德國物理學家Braμm發現了金屬-半導體的非對稱性接觸導電特性，從此研究人員開始致力於金屬半導體接觸的理論和實踐研究，也是從此時開始，金屬與半導體接觸慢慢的作為檢波器得到廣泛的應用。但是金屬-半導體接觸的整流機理直到1938年才被肖特基（Schottky）較好的解釋清楚。1938年德國物理學家Schottky利用首先指出半導體內存在穩定均勻分佈的空間電荷層而形成勢壘，並結合量子力學，提出擴散理論，從而比較好的解釋了金屬-半導體接觸非對稱性的導電特性。與此同時，在同一年Mott提出了金屬-半導體接觸的Mott勢壘模型。之後在1942年美國物理學家Bethe，基於對這兩種模型深入研究，提出了熱電子發射理論，使得我們對金屬半導體接觸的整流原理有了日漸清晰的認識。據此理論，器件的熱電子發射電流與器件的肖特基勢壘高度密切相關，而肖特基勢壘高度是金屬與半導體材料的功函數差，但是實際的肖特基結的勢壘高度應該考慮多方面的因素，主要有：

（1）金屬與半導體材料的理論功函數差值；

（2）表面態密度對於肖特基勢壘高度的影響，特別是在表面態密度大於時，會有費米能級的“釘扎”效應的存在；

（3）界面處大約埃厚度中的電荷引起的勢全高度的變化；

（4）鏡像力引起的勢壘高度的降低效應。

隨着肖特基接觸基本理論逐步成熟，利用金屬半導體接觸形成的肖特基勢壘原理製作的肖特基勢壘二極管研究漸漸升温。世紀年代後隨着半導體器件製作工藝技術的發展，肖特基勢壘二極管的發展逐步走向成熟。 ^[1] 

肖特基勢壘二極管利用金屬-半導體(M-S)接觸特性製成，由於金屬-半導體接觸的電流運輸主要是依靠多數載流子(電子)，其電子遷移率高，且M-S結可以在亞微米尺度上精確製造加工，使得肖特基勢壘二極管能運用到亞毫米波、太赫茲波頻段。肖特基勢壘二極管基本結構如圖1所示。

由於N型摻雜相比於P型摻雜有更高的電子遷移率，襯底材料選擇“N+型”襯底，隨後在襯底表面生長出一層高純度、高電導率的N型重摻雜緩衝層，用於保證較低的串聯電阻及防止襯底雜質進入外延層。外延層生長在緩衝層上表面，其摻雜濃度與厚度是二極管的重要設計參數。外延層上表面與金屬陽極接觸形成肖特基勢壘接觸，形成整流結，在襯底下表面與金屬陰極接觸形成歐姆接觸。 ^[2] 

肖特基勢壘二極管有兩種管芯結構：點接觸型和麪結合型，如下圖2所示。點接觸型管芯用一根金屬絲壓接在N型半導體外延層表面上形成金半接觸。面結合型管芯先要在N型半導體外延層表面上生成二氧化硅保護層，再用光刻的辦法腐蝕出一個小孔，暴露出N型半導體外延層表面，澱積一層金屬膜（一般採用金屬淚或鈦，稱為勢壘金屬）形成金半接觸，再蒸餾或電鍍一層金屬（金、銀等）構成電極。

平面肖特基二極管結構於1987年由美國弗吉尼亞大學的W.L.Bishop等設計製造，面結合型管性能要優於點接觸管，主要原因在於：

（1）點接觸管表面不易清潔，針點壓力會造成半導體表面畸變，其接觸勢壘不是理想的肖特基勢壘受到機械振動時還會產生顫抖噪聲。面結合型管金半接觸界面比較平整，不暴露而較易清潔，其接觸勢壘幾乎是理想的肖特基勢壘。

（2）不同的點接觸管在生產時壓接壓力不同，使得肖特基結的直徑不同，因此性能一致性差，可靠性也差。面結合型管採用平面工藝，因此性能穩定，一致性好，不易損壞，並很容易實現二極管串、並聯結構，為單片集成電路奠定了重要的基礎。

其結構如圖3所示： ^[2] 

考慮封裝對管芯參數造成的影響，肖特基勢壘二極管的等效電路如圖4所示。

不同材料和結構的肖特基勢壘二極管電路形式一樣，元件的具體參數不同。圖中虛線框部分表示管芯，其餘為封裝寄生元件。關鍵元件的名稱和意義如下：

（1）

為二極管的非線性結電阻，是阻性二極管的核心等效元件。

隨外加偏壓而變化，正向時約為幾歐姆，反向時可達兆歐量級。

（2）

為二極管的非線性結電容，就是金半結構的勢壘電容，隨二極管的工作狀態而變，電容量在幾分之幾皮法到一皮法之間。

（3）

為半導體的體電阻，又叫串聯電阻。點接觸型二極管的

值為十歐姆到幾十歐姆，而面結合型二極管的

值約為幾歐姆。

肖特基勢壘二極管作為非線性電阻應用時，除結電阻之外，其他都是寄生參量，會對電路的性能造成影響，應儘量減小它們本身的值，或在微波電路設計時，充分考慮這些寄生參量的影響。

一般的，肖特基勢壘二極管的伏安特性可表示為：

與理想金半接觸相比，多了一個修正因子n。對於理想的肖特基勢壘，n=1；當勢壘不理想時，n>1，且點接觸型二極管n>1.4，面結合型二極管n=1.05~1.1。圖5是肖特基勢壘二極管的伏安特性曲線：

表徵肖特基勢壘二極管的電學特性優劣的主要參數有正向導通電壓、反向漏電流密度及擊穿電壓。以下我們就依次從這三個方面依次考慮相關的物理機制。

對於Si，Ge，GaAs，SiC這些材料，都有較高的載流子遷移率，也就有較大的平均自由程，因而在室温下，這些半導體材料的肖特基勢壘中的電流輸入機制主要是依靠多數載流子的熱電子發射機制。

這些材料組成的器件器件上的正向電壓增加後，器件中的IV特性曲線將偏離理論計算曲線，其實這主要是因為器件的串聯電阻的影響，在較大的正向導通電流密度下，串聯電阻導致的額外分壓會使實際加在肖特基結上的電壓下降。

當肖特基二極管在反向偏置時，漏電流主要也是由熱電子發射所造成的，從理論上考慮，器件的反向漏電流密度其實應該是一個恆定的值，而事實上，從實際器件的典型反向漏電曲線，我們知道，其漏電流是隨着反向偏壓的增加而逐漸增大的，而這一點對於器件的應用來説是個不利的因素，因為會增加器件的功耗，從而造成能源的浪費。

器件在反偏電壓下漏電流密度增大的主要原因是，鏡像力引起的勢壘降低，從而導致的熱電子發射電流增加引起的，而如果減小器件肖特基結表面附件的峯值電場強度就可以改進肖特基器件的反向阻斷特性。

由於SiC肖特基二極管由於耐高壓特性，多被用來應用在高壓領域，如果利用平面肖特基結結構，在很高的反向電壓下，肖特基結表面的電場強度就會很大，由鏡像力引起的勢壘降低效應就會更加明顯，自然會使得器件具有比低壓平面肖特基器件更難以接受的高漏電特性。

對於整流器件，我們知道在電子設備廠商選型時，第一步就是看器件的反向耐壓是否符合具體應用的要求。對於肖特基二極管器件來説，此擊穿電壓主要就是器件的雪崩擊穿電壓。

雪崩擊穿的主要過程為：器件在不斷增強的反向偏壓下，勢壘區中的電場強度也逐漸增加，在勢壘區中的電子和空穴受到強的電場影響，會有很大的漂移動能，他們在漂移過程中與勢壘中的晶格原子發生碰撞，當把價鍵中電子碰撞出來後，就會產生一對可以導電的電子空穴對，而這樣的載流子增加方式也就是載流子的倍增效應。而當器件中因為載流子的倍增效應在耗盡區的載流子濃度達到無窮大時，器件就發生了雪崩擊穿。

在相同的反偏電壓下，對比不同器件耗盡區中的最大電場強度的值，可以判斷件擊穿電壓的大小。另一方面，通過改變器件中的那些可以影響電場強度分佈的器件結構參數，可以降低一定的反向耐壓下器件中的最大電場強度值，從而達到增加器件擊穿電壓的目的的。 ^[1]