複製鏈接
請複製以下鏈接發送給好友

柴可拉斯基法

鎖定
柴可拉斯基法(簡稱柴氏法 英語:Czochralski process),又稱直拉法,是一種用來獲取半導體(如硅、鍺和砷化鎵等)、金屬(如鈀、鉑、銀、金等)、鹽、合成寶石單晶材料的晶體生長方法。這個方法得名于波蘭科學家揚·柴可拉斯基(Jan Czochralski),他在1916年研究金屬的結晶速率時,發明了這種方法。後來,演變為鋼鐵工廠的標準制程之一。
直拉法最重要的應用是晶錠、晶棒、單晶硅的生長。其他的半導體,例如砷化鎵,也可以利用直拉法進行生長,也有一些其他方法(如布里奇曼-史託巴格法)可以獲得更低的晶體缺陷密度。
中文名
柴可拉斯基法
外文名
Czochralski process
所屬學科
電氣工程
簡    稱
柴氏法
別    名
直拉法
定    義
是一種用來獲取半導體(如硅、鍺和砷化鎵等)、金屬(如鈀、鉑、銀、金等)、鹽、合成寶石單晶材料的晶體生長方法

柴可拉斯基法相關概念

硅的直拉法生長
高純度的半導體級多晶硅在一個坩堝(通常是由石英制成)中被加熱至熔融狀態 [1]  。諸如硼原子和磷原子的雜質原子可以精確定量地被摻入熔融的硅中,這樣就可以使硅變為P型或N型硅。這個摻雜過程將改變硅的電學性質。將晶種(或稱“籽晶”)置於一根精確定向的棒的末端,並使末端浸入熔融狀態的硅。然後,將棒緩慢地向上提拉,同時進行旋轉。如果對棒的温度梯度、提拉速率、旋轉速率進行精確控制,那麼就可以在棒的末端得到一根較大的、圓柱體狀的單晶晶錠。通過研究晶體生長中温度、速度的影響,可以儘量避免不必要的結果。上述過程通常在惰性氣體(例如氬)氛圍中進行,並採用坩堝這種由較穩定的化學材料製成的反應室。
晶體的尺寸
為了提高半導體工業的生產效率,常常按一定標準規格來生產晶圓。早期的晶棒較小,直徑通常只有幾英寸。隨着技術的進步,高端的製造一起開始使用200毫米甚至300毫米直徑的晶圓。要準確地製造這樣尺寸的晶圓,必須嚴格控制工作温度、旋轉速度以及晶種棒的提拉速度。用於切割成晶圓的晶錠長達2米,重達幾百千克。更大的晶圓可以進一步提升製造效率,這是因為利用單個晶圓能夠製造出更多的芯片。這也是人們不斷嘗試增大硅晶圓尺寸的原因。現在,半導體工業界正在挑戰450毫米級別的晶圓,計劃在2012年投產。硅晶圓的典型厚度在0.2至0.75毫米之間,通過拋光技術可以使表面更加平滑,這樣更適合製造集成電路。此外,通過刻出特定的紋路,晶圓還可以用來製造太陽能電池
在柴氏法中,工作腔(坩堝)被加熱到大約1500攝氏度,這將使硅(熔點:1414攝氏度)熔化。當硅完全熔化時,末端裝有晶種的棒被緩慢地下放到熔融狀態的硅中。棒以逆時針方向旋轉,坩堝以順時針方向旋轉。隨後,旋轉的棒被極慢地向上提升,這樣,近似圓柱體狀的硅晶棒就能在下方形成。通過繼續提拉,晶棒的長度可以達到1至2米,這取決於坩堝中熔融狀態硅的數量。
在硅熔化前,可以向坩堝中添加硼、磷等材料,這樣,拉制出的硅棒就具有與純硅不同的電學性質。上述添加的材料被稱為“雜質”,對應工藝過程被稱為“摻雜”,得到的材料被稱為“雜質半導體”。如果半導體材料不是硅,而是其他化合物(如砷化鎵),同樣可以使用直拉法來製備單晶材料
通過上述直拉工藝製備的單晶硅是製造大型集成電路的基礎材料,被用於計算機、電視機、移動電話和其他各種電子設備中。

柴可拉斯基法雜質引入

使用直拉法工藝製備單晶硅時,常用石英(主要成分為二氧化硅)坩堝作為器皿 [2]  。這樣做的一個不可避免的結果,就是器皿本身因為高温加熱,將發生熱分解,導致熔融狀態硅中混入氧,其濃度的典型數量級為10cm。氧雜質將帶來一些好處。嚴格的退火工藝可以使氧沉澱下來。這些氧可以俘獲半導體材料中不必要的過渡金屬。除此之外,氧雜質還能夠改善硅晶圓的機械強度,因為它能夠固定制備流程中被引入的位錯。1990年代,高濃度氧被發現能夠在硅材料粒子探測器(例如歐洲核子研究組織中的大型強子對撞機項目)中用於輻射加固。因此,用這樣的硅製成的輻射探測器,是將來進行高能粒子實驗的理想設備。在後期的退火過程中,硅中的氧雜質也能俘獲其他不必要的雜質。
然而,氧雜質能夠在光照環境中與發生反應,這與太陽能電池的情況類似。這將形成電活躍的硼-氧絡合物。

柴可拉斯基法數學描述

通過考慮偏析係數,可以獲得固態晶體中的雜質濃度。
:偏析係數
:初始體積
:雜質的初始數量
:熔融物中雜質的初始濃度
:熔融物的體積
:熔融物中雜質的數量
在晶體生長的過程中,熔融物的體積
被凍結,熔融物中的雜質被移除。
參考資料
  • 1.    Intel, Samsung, TSMC Reach Agreement for 450mm Wafer Manufacturing Transition. Physorg.com. 2008-05-06
  • 2.    James D. Plummer, Michael D. Deal, and Peter B. Griffin, Silicon VLSI Technology, Prentice Hall, 2000, ISBN 0-13-085037-3 pp. 126–27