杜慧敏

2000年在西北工業大學計算機係獲計算機應用技術專業工學博士學位，2004年在華中科技大學完成博士後研究。在集成電路設計企業工作4年，主持、參與了包括超百萬門的“SDH開銷處理芯片”等一系列通信專用集成電路芯片的設計和驗證工作。

1996-1999年，作為第二完成人蔘與國家自然科學基金項目“基於時態邏輯的綜合”；

2003-2008年連續兩次作為第二完成人蔘與國家自然科學基金重大研究計劃項目“定理證明引擎在SOC驗證中的應用研究”和“無線通信自重構容錯NOC”。

2001年作為主要研製人員完成了國家“863”超大規模集成電路系統芯片專題緊急預啓動項目資助的“視頻DSP IP核的設計”；

2007年作為主要研製人員參與國家863項目“基於NoC的多處理器系統片上高性能互連技術研究”。

2003-2004，主持信息產業部項目“系統芯片的混合驗證方法研究”；2004-2006年主持西安市科技產業化項目“鎖相環(PLL)IP核”；

2007-2008年主持西安-美國應用材料創新基金研究項目“無線通信自重構容錯NOC”的研究工作。2010-2012年主持國家自然基金研究項目“路由器SoC結構與複用技術研究”的研究工作。

“電子設計工程”雜誌編委，“計算機輔助設計與圖形學學報”審稿人。協助沈緒榜院士指導多名博士研究生的研究工作。

杜慧敏教授已經獲得國家留學基金委的資助，在2009年10月到加拿大薩省大學進行為期六個月的研究，進行下一代傳輸網課題的研究工作。