-
下拉電阻
鎖定
- 中文名
- 下拉電阻
- 外文名
- pull-down resistor
- 分 類
- 電阻
- 作 用
- 與上接電阻給線路以一個固定電平
- 上下統稱
- 拉電阻
- 常態值
- 低電平
下拉電阻基本概念
上拉概念
1、將一個不確定的信號,通過一個電阻與電源VCC相連,固定在高電平
3、當一個接有上拉電阻的IO端口設置為輸入狀態時,它的常態為高電平。
[1]
下拉概念
1、將一個不確定的信號,通過一個電阻與地GND相連,固定在低電平
2、下拉是從器件輸出電流;拉電流
3、當一個接有下拉電阻的IO端口設置為輸入狀態時,它的常態為低電平
下拉電阻主要作用
b、OC門電路必須加上拉電阻,以提高輸出的高電平值。
2、加大輸出引腳的驅動能力,有的單片機管腳上也常使用上拉電阻。
同時管腳懸空就比較容易接受外界的電磁干擾。
4、電阻匹配,抑制反射波干擾:長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹配,有效的抑制反射波干擾。
5、預設空間狀態/缺省電位:在一些 CMOS 輸入端接上或下拉電阻是為了預設缺省電位。 當你不用這些引腳的時候, 這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上,空閒時的狀態是由上下拉電阻獲得
6、提高芯片輸入信號的噪聲容限:輸入端如果是高阻狀態,或者高阻抗輸入端處於懸空狀態,此時需要加上拉或下拉,以免收到隨機電平而影響電路工作。同樣如果輸出端處於被動狀態,需要加上拉或下拉,如輸出端僅僅是一個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
[1]
下拉電阻負反饋電阻
而Vbe=Vb-IeRe,Vb此時基本上被下拉電阻保持住,所以使Vbe減小,Vbe的減小,使Ib減小,結果牽制了Ic的增加,從而使Ic基本不變。這也是負反饋控制的原理。R1和R3是為了固定基極電壓。
[2]
下拉電阻典型電路
如果沒有下拉電阻R1,反相器輸入端懸空,為高阻抗,外界的高電平干擾很容易從輸入端加入到反相器中,從而引起反相器朝輸出低電平方向翻轉的誤動作。
下拉電阻設定原則
1. 驅動能力與功耗的平衡。以上拉電阻為例,一般地説,上拉電阻越小,驅動能力越強,但功耗越大,設計時應注意兩者之間的均衡。
2. 下級電路的驅動需求。同樣以上拉電阻為例,當輸出高電平時,開關管斷開,上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
OC門輸出高電平時是一個高阻態,其上拉電流要由上拉電阻來提供,設輸入端每端口不大於100uA,設輸出口驅動電流約500uA,標準工作電壓是5V,輸入口的高低電平門限為0.8V(低於此值為低電平);2V(高電平門限值)。
[2]
下拉電阻上拉電阻
2、OC門電路必須加上拉電阻,以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力,有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻產生降低輸入阻抗,提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平,從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹配,有效的抑制反射波干擾。
[2]
- 參考資料
-
- 1. 下拉電阻的作用原理 .電子發燒友 [引用日期2019-02-25]
- 2. 上拉電阻和下拉電阻的用處和區別 .電子發燒友網.2017-10-25[引用日期2018-01-06]