RTL

寄存器傳輸級

在集成電路設計中， register-transfer level（RTL）是用於描述同步數字電路操作的抽象級。

在RTL級，IC是由一組寄存器以及寄存器之間的邏輯操作構成。之所以如此，是因為絕大多數的電路可以被看成由寄存器來存儲二進制數據、由寄存器之間的邏輯操作來完成數據的處理，數據處理的流程由時序狀態機來控制，這些處理和控制可以用硬件描述語言來描述。

RTL級和門級簡單的區別在於，RTL是用硬件描述語言（Verilog 或VHDL）描述理想達到的功能，門級則是用具體的邏輯單元（依賴廠家的庫）來實現自己的功能，門級最終可以在半導體廠加工成實際的硬件，一句話，RTL和門級是設計實現上的不同階段，RTL經過邏輯綜合後，就得到門級。

RTL描述是可以表示為一個有限狀態機,或是一個可以在一個預定的時鐘週期邊界上進行寄存器傳輸的更一般的時序狀態機,通常VHDL/verilog兩種語言進行描述。

RTL電路是最早研製成功的一種有實用價值的集成電路。有N 個門的輸入端並接在DCTL電路輸出端，因為DCTL電路輸出端門的晶體管基極導通電壓，電流曲線並不能完全一致，並聯在一起，輸入電流易出現分配不均勻的現象。輸入電流小的負載門可能得不到足夠的基極驅動電流，達不到飽和，從而輸出端可能從應有的“0”態改變到“1”狀態，使系統出現差錯。負載輸入端並接越多，產生電流分配不勻的可能性越大。這種現象叫作“搶電流”。RTL電路是每一輸入級基極串接一個電阻,旨在得到改善和補償，使基極輸入電流 Ib對基極-發射極V公式 符號-Ib特性的依賴性小一些。根據 Rb的阻值即可確定RTL電路的最大負載門數。

RTL電路結構簡單，元件少。RTL電路的嚴重缺點是基極迴路有電阻存在，從而限制了電路的開關速度，抗干擾性能也差,使用時負載又不能過多。RTL電路是一種飽和型電路，只適用於低速線路，實際上已被淘汰。為了改善RTL邏輯電路的開關速度,在基極電阻上再並接一個電容，就構成了電阻-電容-晶體管邏輯電路（RCTL）。有了電容，不僅可以加快開關速度，而且還可以加大基極電阻，從而減小電路功耗。但是，大數值電阻和電容在集成電路製造工藝上要佔去較大的芯片面積，而且取得同樣容差值的設計也比較困難。因此，RCTL電路實際上也沒有得到發展。