-
PPI
（並行外設總線）
鎖定
並行外設總線（parallel peripheral interface）。PPI總線為半雙工的16位傳輸接口，整個
數據接口由一個專用的時鐘信號管腳（PPICLK），三個多路幀同步信號（Frame Synchronization），4位專用數據線以及12個可以被複用作為可編程配置管腳（PF口）組成。
圖1
其中PPICLK只能通過外部連接來供給時鐘，而不能通過DSP內部來供給數據接收時鐘。PPI利用5個內存映射寄存器來控制PPI運行的行為，包括控制寄存器(PPI_CONTROL),
狀態寄存器 (PPI_STATUS), 延時寄存器(PPI_DELAY),數據長度寄存器 (PPI_COUNT), 幀列寄存器(PPI_FRAME).。其中控制寄存器定義了PPI數據傳輸的操作模式（包括ITU-R 656和non ITU-R 656模式），控制信號極性（上升沿觸發和下降沿觸發）以及數據端口的位寬（8位，10位~16位）。狀態寄存器包含顯示當前PPI數據傳輸操作的狀態位信息。延時寄存器則是控制為了使接收的數據和發送的PPICLK時鐘進行數據對齊而需要延遲的PPICLK的個數。數據長度寄存器是為了控制單次PPI傳輸的數據量的大小。幀列寄存器是為了在圖像處理方面可以按照數據幀來進行傳輸。其傳輸時序如圖1所示。
圖1