-
PCI
（外設組件互連標準）
鎖定
PCI(Peripheral Component Interconnect)是一種由英特爾（Intel）公司1991年推出的用於定義局部總線的標準。此標準允許在計算機內安裝多達10個遵從PCI標準的擴展卡。最早提出的PCI總線工作在33MHz頻率之下，傳輸帶寬達到132MB/s(33MHz * 32bit/8)，基本上滿足了當時處理器的發展需要。隨着對更高性能的要求，後來又提出把PCI 總線的頻率提升到66MHz，傳輸帶寬能達到264MB/s。1993年又提出了64bit的PCI總線，稱為PCI-X，廣泛採用的是32-bit、33MHz或者32-bit、66MHz的PCI 總線，64bit的PCI-X插槽更多是應用於服務器產品。從結構上看，PCI是在CPU和原來的系統總線之間插入的一級總線，具體由一個橋接電路實現對這一層的管理，並實現上下之間的接口以協調數據的傳送。管理器提供信號緩衝，能在高時鐘頻率下保持高性能，適合為顯卡，聲卡，網卡，MODEM等設備提供連接接口，工作頻率為33MHz/66MHz。 PCI總線系統要求有一個PCI控制卡，它必須安裝在一個PCI插槽內。這種插槽是主板帶有最多數量的插槽類型，在當前流行的台式機主板上，ATX結構的主板一般帶有5～6個PCI插槽，而小一點的MATX主板也都帶有2～3個PCI插槽。根據實現方式不同，PCI控制器可以與CPU一次交換32位或64位數據，它允許智能PCI輔助適配器利用一種總線主控技術與CPU並行地執行任務。PCI允許多路複用技術，即允許一個以上的電子信號同時存在於總線之上。
- 中文名
- PCI
- 外文名
- Peripheral Component Interconnect
- 屬 性
- 局部總線標準
- 作 用
- 互連外圍設備，互連局部總線
PCIPCI總線
PCI
PCI
數據傳輸時，由一個PCI設備做發起者（主控、Initiator或Master），而另一個PCI設備做目標（從設備、Target或Slave）。總線上所有時序的產生與控制都有Master來發起。PCI總線在同一時刻只能供一對設備完成傳輸。這就要求有一個仲裁機構來決定誰有權拿到總線的主控權。
PCI產品特點
以內存地址為例。當上電時，板卡從ROM裏讀取固定的值放到寄存器中，對應內存的地方放置的是需要分配的內存字節數等信息。操作系統要跟據這個信息分配內存，並在分配成功後把相應的寄存器中填入內存的起始地址。這樣就不必手工設置開關來分配內存或基地址了。對於中斷的分配也與此類似。
中斷共享：ISA卡的一個重要侷限在於中斷是獨佔的，而我們知道計算機的中斷號只有16個，系統又用掉了一些，這樣當有多塊ISA卡要用中斷時就會有問題了。
PCI
軟件上，採用中斷鏈的方法：假設系統啓動時，發現板卡A用了中斷7，就會將中斷7對應的內存區指向A卡對應的中斷服務程序入口ISR_A；然後系統發現板卡B也用中斷7，這時就會將中斷7對應的內存區指向ISR_B，同時將ISR_B的結束指向ISR_A。以此類推，就會形成一箇中斷鏈。而當有中斷髮生時，系統跳轉到中斷7對應的內存，也就是ISR_B。ISR_B就要檢查是不是B卡的中斷，如果是，要處理，並將板卡上的拉低電路放開；如果不是，則呼叫ISR_A。這樣就完成了中斷的共享。
優缺點
PCI
PCI版本
2002年7月23日，PCI-SIG 正式公佈了PCI Express 1.0規範，並於2007年初推出2.0規範（Spec 2.0），將傳輸率由PCI Express 1.1的2.5GB/s提升到5GB/s；顯卡接口都支持PCI-E 2.0。PCI-X2.0標準傳輸速率最大4.3GB/s。
[1]
PCI2.2允許66MHz的信號傳輸（需要在3.3伏特的信號，傳輸速率峯值為533MB每秒）。
PCI2.3允許使用3.3伏特和通用標識符，但在5伏特的情況下不能使用。
PCI3.0是PCI總線的最後一個官方版本，徹底取消了對使用5伏特的設備的支持。
PCI-X稍稍改變了協定並增加了資料傳輸速率到133MHz（傳輸速率峯值為1066MB/s）。
PCI-X2.0指定了266MHz（傳輸速率峯值為2133MB/s）和533MHz速率，擴充可規劃空間至4096bytes，增加了16-bit的可變總線並且允許1.5伏特的電壓訊號。
PCI
Cardbus是32位33MHz的PCI，是PCMCIA的要素。
緊湊型PCI,usesEurocard-sizedmodulespluggedintoaPCIbackplane.
PC/104-Plus是一種利用PCI總線連接多個連接器的工業總線。
高級電訊計算體系（ATCA）是電訊工業下一代總線。
PCI總線信號
CLK IN：系統時鐘信號，對於所有的PCI設備都是輸入信號。其頻率最高達33MHZ，最小頻率一般為0HZ（DC），這一頻率也稱為PCI的工頻率。對於PCI的其它信號，除了RST#、IRQB#、IRQC#、IRQD#之外，其餘信號都在CLK的上升沿有效（或採樣）。
RST# IN：復位信號。用來使PCI專用的特性寄存器和定序器相關的信號恢復規定的初始狀態。每當復位時，PCI的全部輸出信號一般都應驅動到第三態。SERR#信號為高阻狀態，SBD#和SDONE可驅動到低電平（如果未提供三態輸出）。REQ#和GNT#必須同時驅動到第三態，不能在復位期間為高 或為低。為防止AD、C/BE#及PAR在復位期間浮動，可由中心設備將它們驅動到邏輯低，但不能驅動為高電平。RST#和CLK可以不同步，但要保證其撤消邊沿沒有反彈。
地址和數據信號
AD[31：：00] T/S：地址、數據多數複用的輸入/輸出信號。
C/BE[3：：0]#T/S：總線命令和字節使能多路複用信號線。在地址期中，這四條線上傳輸的是總線命令；在數據期內，它們傳輸的是字節使能信號，用來表示整個數據期中，AD[31：：00]上哪些字節為有效數據。
PAR T/S：奇偶校驗信號。該信號用於對AD[31：：00]和C/BE[3：：0]上的信號進行奇偶校驗，以保證數據的準確性。對於地址信號，在地址相位之後的一個時鐘週期PAR穩定有效；對於數據信號，在IRDY#(寫操作)或TRDY#(讀操作)有效之後的一個時鐘週期PAR穩定並有效，一旦PAR有效，它將保持到當前數據相位結束後一個時鐘。在地址相位和寫操作的數據相位，PAR由主設 備驅動，而在讀操作的數據相位，則由從設備驅動。
接口控制信號
FRAME#: S/T/S： 幀週期信號。由當前主設備驅動，表示一次訪問的開始和持續時間。
TRDY# : S/T/S： 從設備準備好信號。在寫週期內表示從設備已經做好接收數據的準備；在讀週期內有效，表示數據已經在[AD：：00]線上。
STOP# : S/T/S： 停止數據傳送信號。
LOCK#: S/T/S： 鎖定信號。
DEVSEL# S/T/S： 設備選擇信號。該信號有效時，表示驅動它的設備已成為當前訪問的從設備。
PCI仲裁信號
REQ# T/S：總線佔用請求信號。它是一個點到點的信號線，任何主設備都有其REQ#信號。
GNT# T/S：總線佔用允許信號。這也是一個點到點的信號線，任何主設備都應有自己的GNT#信號。
PCI錯誤報告信號
PERR# S/T/S： 數據奇偶校驗錯誤報告。但該信號不報告特殊週期中的數據奇偶錯。一個設備只有在響應設備選擇信號（DEVSEL#）和完成數據期之後，才能報告一個PERR#。對於每個數據接收設備，如果發現數據有錯誤，就應在數據收到後的兩個時鐘週期內將PERR#激活。該信號的持續時間與數據期的多少有關，如果是一個數據期於，則最小持續時間為一個時鐘週期；若是一連串的數據期並且每個數據期都有錯，那麼PERR#的持續時間將多於一個時鐘週期。由於該信號是持續的三態信號，因此，該信號在釋放前必須先驅動為高電平。另外，對於數據期奇偶錯的報告不能丟失也不能推遲。
SERR# O/D：系統錯誤報告信號。該信號的作用是報告地址奇偶錯、特殊命令序列的數據奇偶錯，以及其它可能引起災難性後果的系統錯誤。
SBO# IN/OUT：試探返回信號。
SDONE# IN/OUT：臨聽完成信號。
AD[63：：32] T/S：擴展的32位地址和數據多路複用線。
C/BE[7：：4]# T/S：總線命令和字節使能多路複用信號線。
REQ64# S/T/S： 64位傳輸請求。
ACK64# S/T/S：64位傳輸認可。
PAR64 T/S：奇偶雙字節校驗。
- 參考資料
-
- 1. PCI-X2.0標準八月出台 傳輸速率最大4.3GB/s ．新浪網[引用日期2016-04-23]
- 2. PCI總線信號定義及分類 ．東遠電路設計[引用日期2012-08-31]
