EPLD

可擦除的可編程邏輯器件EPLD是AItera公司20世紀80年代中期推出的一種大規模可編程邏輯器件。EPLD 的基本結構與 GAL並無本質區別,但其集成密度比GAL高得多，使其在一塊芯片內能夠實現更多的邏輯功能。比較有代表性的EPLD是Atmel公司的ATV750、ATV2500 和ATV5000。

PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語言描述，原理圖描述是一種直觀簡便的方法，它可以將現有的小規模集成電路實現的功能直接用PLD器件來實現，而不必去將現有的電路用語言來描述。但電路圖描述方法無法做到簡練；硬件描述語言描述是可編程器件設計的另一種描述方法，語言描述可能精確和簡練地表示電路的邏輯功能，現在在PLD的設計過程中廣泛使用，並且有更加滸的趨勢，常用的硬件描述語言有ABEL、VHDL、Verilog語言等，其中ABEL是一種簡單的硬件描述語言，其支持布爾方程、真值表、狀態機等邏輯描述，適用於計數器、譯碼器、運算電路、比較器等邏輯功能的描述；VHDL語言是一種用於電路設計的高級語言，它具有功能強大的語言結構，可以用簡潔明確的源代碼來描述複雜的邏輯控制。Verilog語言是一種行為描述語言，其編程結構類似於計算機中的C語言，在描述複雜邏輯設計時，非常簡潔，具有很強的邏輯描述和仿真能力，是未來硬件設計語言的主流。

不管是用硬件描述語言描述的邏輯還是用原理圖描述的邏輯，必須通過計算機軟件對其進行編譯，將其描述轉換為經過化簡的布爾代數表達式（即通常的最簡與或表達式），編譯軟件再根據器件的特點將表達式適配進具體的器件，最終形成PLD器件的熔斷絲文件（通常叫做JEDEC文件,簡稱為JED文件）。

通常在將用户設計的邏輯下載到具體器件中前，為了檢查設計的結果是否正確，通常可以通過計算機軟件進行模擬，檢查其設計結果是否與設計要求相符。

在上步中形成的熔斷絲文件必須下載到PLD器件中去才能實現設計的要求，熔斷絲文件的下載一般須通過編程器進行下載。

編程器是一種專門用於對可編程器（如EPROM,EEPROM,GAL,CPLD,PAL等）進行編程的專業設備，常見的編程器有台灣河洛公司的ALL系列、南京西爾特公司的Super系列等。編程器通常通過計算機的並行打印器將JED文件下載到編程器中，編程器再將JED文件根據器件的特點將其寫入器件內部，從而達到下載的目的。