餘樂

2009/03-2013/01，中國科學院大學，電子學研究所，微電子與固體電子學博士，導師：楊海鋼

2006/09-2008/07，佛羅里達國際大學，電子信息學院，集成電路設計理學碩士，導師：Jason Song

2006/09-2008/07，北京航空航天大學，軟件學院，集成電路設計工程碩士，導師：王麗華

2001/09-2005/07，北京航空航天大學，機械工程與自動化學院，工學學士 ^[1] 

2012/10-2015/04，中國科學院電子學研究所，可編程芯片與系統研究室，博士後，合作導師：禹衞東.

2022/09-2023/08，帝國理工學院，戴森科技學院，訪問學者，合作導師：Peter Cheung. ^[1] 

1. 遼寧省自然科學基金，礦井災變條件下低能見度圖像目標檢測及並行化加速的關鍵技術研究，2020/05 - 2022/04，2020-KF-23-06，在研，主持

2. 北京市自然科學基金，用於分子光譜非線性分析的深度卷積神經網絡並行加速方法研究(4174086)，2017/01 – 2018/12,10.00萬元，結題，主持

3. 科技部重大專項子課題，第三方影視資產匯聚與可信交易技術研究，2018/01–2020/11,80萬，結題，參與

4. 國家自然科學基金，基於TSV互連的三維FPGA架構及關鍵技術研究（6127119）,2013/01-2016/12，結題，參與

5. 國家科技重大專項，2013ZX03006004，支持衞星移動通信模式的終端基帶處理芯片研發，2013/01-2015/12，結題，參與

6. 國家科技重大專項，2009ZX01034-002-004-007，嵌入式可編程邏輯陣列IP核，2009/01-2011/06，結題，參與

7. 中科院/國家外專局創新國際團隊項目，片上可編程系統前沿技術研究，2008/01-2014/07，結題，參與 ^[1] 

1. 千萬門級可編程邏輯器件IP庫建模及配套軟件裝箱功能，2021

2. 基於FPGA的金融產品交易系統，2021

3. SAR成像重聚焦算法的FPGA實現，2020

4. FPGA抗輻照能力評估軟件開發，2020

5. 基於FPGA的三維卷積神經網絡軟核開發，2019

6. 半實物仿真數據傳輸系統加工與實現，2019

7. 面向虹膜識別的嵌入式深度學習計算平台開發，2017

8. 虛擬現實頭盔中的人體運動捕捉系統，2016 ^[1] 

(1) Le Yu, Shiwei Zhang, Nansong Wu, Chongchong Yu, FPGA-based Hardware-in-the-Loop Simulation of User Selection Algorithms for Cooperative Transmission Technology over LOS Channel on Geosynchronous Satellites , IEEE ACCESS, 2022.

(2) Xing Wei, Haigang Yang, Wei Li, Zhihong Huang,Tao Yin, Le Yu, A reconfigurable 4-GS/s power-efficient floating-point FFT processor designand implementation based on single-sided binary-tree decomposition, Integration, the VLSI Journal, 66, May 2019, 164 -172.

(3) Le Yu, et. al., Design and optimization of FPGA clock network based on parametric model, Chinese Journal Of Electronics, 2017.7、45(7), 1686-1694.

(4) Le Yu, et. al., Overview: open source processor for soc-fpga, Chinese Journal Of Electronics, 2018.4,46(4), 992-1004.

(5) Le Yu, et. al., Research on soft and hard tactile sensing method based on convolutional neural network, Sensors and Microsystems, 2017.6、36(6), 35-41.

(6) Le Yu, et. al., Design of nine axis inertial sensor unit for virtual reality, Sensors and Microsystems, 2017.7, 36(7), 100-102.

(7) Le Yu, et. al., Clock network structure model and simulation analysis of multi-core system on chip，Measurement and control technology, 2017.8、36(8), 94-98.

(8) Le Yu, et. al., A method of wheat incomplete grain recognition based on hyperspectral and CNN, Journal of electronic measurement and instrument, 2017.8, 31(8)、1297-1303.

(9) Le Yu，et. al., A Design Methodology For Low-Leakage and Highperformance Buffer Based on Deviant Behavior of Gate Leakage, Journal of Electronics Lectronics (CHINA), 2014.01.01, 31(5): 411-415.

(10) Le Yu, et. al., Air-Gap-Based RF Coaxial TSV And Its Characteristic Analysis, Journal of Electronics (CHINA), 2013.01.01, 30(6): 587-598.

(11) Le Yu , et. al., RF-TSV DESIGN, MODELING AND APPLICATION FOR 3D MULTI-CORE COMPUTER SYSTEMS, JOURNAL OF ELECTRONICS (CHINA)，2012.01.01，29(5): 431-444.

(12) Le Yu , et. al., Research on Modeling and Self-test / Repair Method of Silicon Through-hole Defects in 3D Integrated Circuits，Journal of Electronics and Information, 2012.9.15, (09): 2247-2253.

(13) Le Yu，Haigang Yang(*)，Tom T. Jing，Min Xu，Robert Geer，Wei Wang，Electrical Characterization of RF TSV for 3D Multi-Core and Heterogeneous ICs，Proceedings of IEEE/ACM International Conference on Computer-Aided Design 2010，Monterey，2010.11.7-2011.11.11.

(14) Le Yu，Haigang Yang(*)，Jia Zhang，Wei Wang，Performance Evaluation of Air-gap-Based Coaxial RF TSV for 3D NoC，2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip，HK，2011.10.3-2011.10.7. ^[1] 

(1) 餘樂，等，基於UVM的Level-2行情解碼加速電路驗證激勵生成方法與驗證平台，CN202111370597.5

(2) 餘樂，等，一種基於FPGA的多衞星協同通信中用户選擇系統與方法， CN202110638640.5

(3) 餘樂，等，一種掃描模式SAR成像重聚焦方法，CN202111382118.1

(4) 餘樂，等，一種條帶模式SAR成像重聚焦方法，CN202111092557.9

(5) 餘樂，等，基於多FPGA環裝通信的卷積神經網絡加速裝置及方法，CN201810168597.9

(6) 餘樂，等，一種基於CNN的食品高光譜信息分析系統與方法，CN201810260864.5 ^[1] 

(1) 餘樂，謝元祿，FPGA芯片架構設計與實現，電子工業出版社，55萬字，2016.12.26

(2) 餘樂，劉珊珊，等，深度學習之FPGA設計：核心技術與案例實戰，機械工業出版社，60萬字，2023.06 ^[1]