電子設計自動化

EDA涵蓋了電子設計、仿真、驗證、製造全過程的所有技術，諸如：系統設計與仿真，電路設計與仿真，印製電路板（PCB）設計與校驗，集成電路（IC）版圖設計、驗證和測試，數字邏輯電路設計，模擬電路設計，數模混合設計，嵌入式系統設計，軟硬件協同設計，芯片上系統（SoC）設計，可編程邏輯器件（PLD）和可編程系統芯片（SOPC）設計，專用集成電路（ASIC）和專用標準產品（ASSP）設計技術等。高級硬件描述語言和IP芯核被廣泛採用，使得電子設計方式以及電子系統的概念發生了根本性的改變。 ^[5] 

IP是集成電路知識產權模塊的簡稱，可以定義為“經過預先設計、預先驗證，具有相對獨立功能，可以重複使用在SoC和複雜ASIC中的電路模塊”。按照其在設計流程中的位置，IP可分為三種：軟核IP、固核IP和硬核IP。 ^[5] 

軟核IP是用可綜合硬件描述語言描述的RTL級電路功能塊，不涉及用與什麼工藝相關的電路和電路元件實現這些描述。軟核IP的設計週期短，設計投入少，由於不涉及物理實現，為後續設計留有很大的發揮空間；但同時也會有一定比例的後續工序無法適應軟核IP設計，從而造成一定程度的軟核IP修正，在性能上有較大的不可預知性。另外，軟核IP在使用時需要冒相當大的知識產權保護風險。 ^[5] 

硬核IP是經過佈局、佈線並針對某一特定工藝庫優化過的網表或是物理級版圖。硬核IP在功耗、尺寸等方面都做了充分的優化，有着很好的可預知性，但對工藝的依賴性使得其靈活性和可移植性都較差。 ^[5] 

固核IP是已經基於一般工藝庫進行了綜合和佈局的IP核，通常以網表的形式提交客户使用。因此其在結構、面積和性能的安排上都已進行了優化。固核IP是介於軟核和硬核之間的一個折中方案。 ^[5] 

在電子設計自動化出現之前，設計人員必須手工完成集成電路的設計、佈線等工作，這是因為當時所謂集成電路的複雜程度遠不及現在。工業界開始使用幾何學方法來製造用於電路光繪（photoplotter）的膠帶。到了1970年代中期，開發人應嘗試將整個設計過程自動化，而不僅僅滿足於自動完成掩膜草圖。第一個電路佈局、佈線工具研發成功。設計自動化研討會（Design Automation Conference）在這一時期被創立，旨在促進電子設計自動化的發展。 ^[1] 

電子設計自動化發展的下一個重要階段以卡弗爾·米德（Carver Mead）和琳·康維於1980年發表的論文《超大規模集成電路系統導論》（Introduction to VLSI Systems）為標誌。這一篇具有重大意義的論文提出了通過編程語言來進行芯片設計的新思想。如果這一想法得到實現，芯片設計的複雜程度可以得到顯著提升。這主要得益於用來進行集成電路邏輯仿真、功能驗證的工具的性能得到相當的改善。隨着計算機仿真技術的發展，設計項目可以在構建實際硬件電路之前進行仿真，芯片佈局、佈線對人工設計的要求降低，而且軟件錯誤率不斷降低。直至今日，儘管所用的語言和工具仍然不斷在發展，但是通過編程語言來設計、驗證電路預期行為，利用工具軟件綜合得到低抽象級（或稱“後端”）物理設計的這種途徑，仍然是數字集成電路設計的基礎。

從1981年開始，電子設計自動化逐漸開始商業化。1984年的設計自動化會議（Design Automation Conference）上還舉辦了第一個以電子設計自動化為主題的銷售展覽。Gateway設計自動化在1986年推出了一種硬件描述語言Verilog，這種語言在現在是最流行的高級抽象設計語言。1987年，在美國國防部的資助下，另一種硬件描述語言VHDL被創造出來。現代的電子設計自動化設計工具可以識別、讀取不同類型的硬件描述。根據這些語言規範產生的各種仿真系統迅速被推出，使得設計人員可對設計的芯片進行直接仿真。後來，技術的發展更側重於邏輯綜合。

數字集成電路的設計都比較模塊化（參見集成電路設計、設計收斂(Design closure)和設計流（Design flow (EDA)））。半導體器件製造工藝需要標準化的設計描述，高抽象級的描述將被編譯為信息單元（cell）的形式。設計人員在進行邏輯設計時尚無需考慮信息單元的具體硬件工藝。利用特定的集成電路製造工藝來實現硬件電路，信息單元就會實施預定義的邏輯或其他電子功能。半導體硬件廠商大多會為它們製造的元件提供“元件庫”，並提供相應的標準化仿真模型。相比數字的電子設計自動化工具，模擬系統的電子設計自動化工具大多並非模塊化的，這是因為模擬電路的功能更加複雜，而且不同部分的相互影響較強，而且作用規律複雜，電子元件大多沒有那麼理想。Verilog AMS就是一種用於模擬電子設計的硬件描述語言。此文，設計人員可以使用硬件驗證語言來完成項目的驗證工作最新的發展趨勢是將集描述語言、驗證語言集成為一體，典型的例子有SystemVerilog。

隨着集成電路規模的擴大、半導體技術的發展，電子設計自動化的重要性急劇增加。這些工具的使用者包括半導體器件製造中心的硬件技術人員，他們的工作是操作半導體器件製造設備並管理整個工作車間。一些以設計為主要業務的公司，也會使用電子設計自動化軟件來評估製造部門是否能夠適應新的設計任務。電子設計自動化工具還被用來將設計的功能導入到類似現場可編程邏輯門陣列的半定製可編程邏輯器件，或者生產全定製的專用集成電路。

2022年8月18日，針對美國商務部宣佈對EDA軟件工具等四項技術實施出口管制，中華人民共和國商務部新聞發言人束珏婷在商務部例行發佈會上表示，濫用出口管制措施，背離公平競爭原則，違反國際經貿規則，必將阻礙國際科技交流和經貿合作，威脅全球產業鏈供應鏈安全穩定。 ^[7] 

現今數字電路非常模組化（參見集成電路設計、設計收斂、設計流程 (EDA)），產線最前端將設計流程標準化，把設計流程區分為許多“細胞”（cells），而暫不考慮技術，接着細胞則以特定的集成電路技術實現邏輯或其他電子功能。製造商通常會提供組件庫（libraries of components），以及符合標準模擬工具的模擬模型給生產流程。模擬 EDA 工具較不模組化，因為它需要更多的功能，零件間需要更多的互動，而零件一般説較不理想。

在電子產業中，由於半導體產業的規模日益擴大，EDA 扮演越來越重要的角色。使用這項技術的廠商多是從事半導體器件製造的代工製造商，以及使用 EDA 模擬軟件以評估生產情況的設計服務公司。EDA 工具也應用在現場可編程邏輯門陣列的程序設計上。

2019年，我國EDA市場規模約為5.8億美元，僅佔全球市場的5.6%。中國EDA廠商總營收不到4.2億元，只佔全球市場份額的0.6%。 ^[3] 

與傳統CAD相比，EDA採用自頂向下的設計方法，EDA軟件也具備與之相適應的設計環境，例如採用高級硬件描述語言、豐富的庫支持和與工藝無關的設計輸入方式等。EDA設計工具依靠標準的程序化模型或模型庫的支持，使得所設計的電路具有仿真和進行各種分析的基本條件，且具有重複利用的功能，產生了所謂的IP核或IP芯核。而傳統的CAD軟件只是一種輔助作圖工具，圖形背後沒有深層的物理含義。 ^[4] 

包括行為描述法、IP設計與複用技術、ASIC設計方法、SoC設計方法、軟硬件協同設計方法等。 ^[6] 

EDA被譽為“芯片之母”，是電子設計的基石產業。擁有百億美金的EDA市場構築了整個電子產業的根基，可以説“誰掌握了EDA，誰就有了芯片領域的主導權。

”近年來，我國在多個領域面臨關鍵核心技術“卡脖子”的危機，其中對芯片技術領域的制約尤為嚴重，儘快打破壟斷、讓芯片關鍵技術不再受制於人可謂刻不容緩。

對於我國來説，EDA芯片設計軟件的國產化對於芯片領域的突破意義與光刻機制造同等重要。因此，中國團隊拿下EDA全球冠軍可以説為我國前沿科技領域研究注入了強心劑，極大程度上提振了我國突破技術封鎖、實現高端芯片製造獨立自主的信心。 ^[2]