邏輯電平

邏輯電平是指一種可以產生信號的狀態，通常由信號與地線之間的電位差來體現。邏輯電平的浮動範圍由邏輯家族中不同器件的特性所決定。 ^[1] 

地線是在電系統或電子設備中，接大地、接外殼或接參考電位為零的導線。一般電器上，地線接在外殼上，以防電器因內部絕緣破壞外殼帶電而引起的觸電事故。地線是接地裝置的簡稱。地線又分為工作接地和安全性接地。為防止人們在使用家電及辦公等電子設備時發生觸電事故而採取的保護接地，就是一種安全性接地護線。 ^[1] 

要了解邏輯電平的內容，首先要知道以下幾個概念的含義：

1.輸入高電平（V_ih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。

2.輸入低電平（V_il）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。

3.輸出高電平（V_oh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此V_oh。

4：輸出低電平（V_ol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此V_ol。

5.閾值電平(V_t)：數字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於V_il、V_ih之間的電壓值，對於CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平> V_ih，輸入低電平 <V_il。

對於一般的邏輯電平，V_ih，V_il，V_oh,V_ol以及V_t的關係可表示如下：

V_oh> V_ih > V_t > V_il > V_ol。

6.I_oh：邏輯門輸出為高電平時的負載電流（為拉電流）。

7.I_ol：邏輯門輸出為低電平時的負載電流（為灌電流）。

8.I_ih：邏輯門輸入為高電平時的電流（為灌電流）。

9.I_il：邏輯門輸入為低電平時的電流（為拉電流）。

門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對於集電極開路（OC）門，其上拉電阻阻值R_L應滿足下麪條件：

（1）： R_L < （V_CC－V_oh）/（n*I_oh+m*I_ih）

（2）：R_L > （V_CC－V_ol）/（I_ol+m*I_il）

其中n：線與的開路門數；m：被驅動的輸入端數。 ^[1] 

電壓（英語：Voltage，electric tension或electric pressure），也稱作電勢差（electrical potential difference），是衡量單位電荷在靜電場中由於電勢不同所產生的能量差的物理量。此概念與水位高低所造成的“水壓”相似。需要指出的是，“電壓”一詞一般只用於電路當中，“電動勢”和“電位差”則普遍應用於一切電現象當中。

電壓的國際單位是伏特（V）。1伏特等於對每1庫侖的電荷做了1焦耳的功，即

。 ^[2]