邊界掃描測試技術

邊界掃描測試技術是通過在內部邏輯的邊界和外部引腿之間增加條掃描鏈和測試訪問端口，測試激勵信息，串行傳送的測試方法。其有5個邊界掃瞄壓點TCK(測試時鐘)、TMS (測試模式選擇)、TDI(測試數據輸入)、TDO(測試數據輸出)和TRST(測試復泣)。鼓常用的測試數據經由TDI串行輸入，在TCK和TMS的控制下，經掃描鏈將測試數據送到各輸入端口上，然後一起加到內部邏輯，內部邏輯的處理結果同時輸出，送入掃描鏈，再經由TDO串行輸出，通過這樣的一個掃描鏈和幾個測試端口(最多5個)來替代眾多的外部輸入輸出端口。邊界掃描測試的最初目的是用於解決印刷電路板 (PCB)塊上的芯片的引腿大多而帶來的測試困難，也用於芯片之間的連接測試問題和整個系統的測試。邊界掃描測試也用廠系統芯片(SOC)內部的各模塊的測試 ^[1]  。

最新的邊界掃描標準IEEE 1149. 7於2010年被IEEE發佈。IEEE 1149. 7是一種全新的雙引腳測試與調試接口標準，可將IEEE 1149. 1技術的引腳數量減半，使設計人員能夠輕鬆測試並調試具有複雜數字電路、多個CPU以及應用軟件的產品，已經被應用到系統級的測試中，如移動與手持通信設備等IEEE 11491. 7是已使用20多年、獲得廣泛普及的IEEE 11491.1 (JTAG)標準的配套擴展和延伸。該款作為連接嵌入式系統端口的新型標準，滿足系統開發過程中器件製造、測試以及軟件開發等需求 ^[2]  。

對於需要進行IC元件測試的設計人員來説，只要根據TAP控制器的狀態機，設計特定的控制邏輯，就可以進行IC元件的邊界掃描測試或利用JT AG接口使IC元件處於某個特定的功能模式。

Inter的PCI- to-PCI橋片21154, BGA封裝，共304個管腳，具有符合IEEE 1149. 1標準的JTAG控制引膩在設計的一個Compact PCI系統中，需要利用JTAG控制使其進入一種高阻模式(HIG HZ模式，這是IEEE 1149. 1推薦的任選模式之一)在這種模式下。芯片的所有輸出管腳都處於無效態即高阻態要使21154進入HI G HZ，必須將位碼00101寫入指令寄存器，這時，邊界測試數據寄存器選擇的是旁通寄存器 ^[3]  。

邊界掃描技術是一種新的測試技術，雖然他能夠測試集成電路芯片的輸入輸出管腳的狀態，也能測試芯片內部工作情況以及引線級的斷路和短路故障，但是邊界掃描技術還處於不斷髮展之中。他的應用是建立在具有邊界掃描電路設計的集成電路芯片基礎上吮對於電路板上安裝的不帶邊界掃描電路的器件的測試，邊界掃描是無能為力吮今後也不可能將所有的數字集成電路芯片設計上邊界掃描電路，因此他也不可能完全代替其他的測試方法這種方法的突出優點是具有測試性，可以只通過運行計算機程序就能檢查出電路或連線的故障，這在可靠性要求高、排除故障要求時間短的場合非常適用。特別是在武器裝備的系統內置測試和維護測試中具有很好的應用前景 ^[4]  。