複製鏈接
請複製以下鏈接發送給好友

達靈頓晶體管

鎖定
達靈頓晶體管(英語:Darlington transistor),或稱達靈頓對Darlington pair)是電子學中由兩個(甚至多個)雙極性晶體管(或者其他類似的集成電路或分立元件)組成的複合結構,通過這樣的結構,經第一個雙極性晶體管放大的電流可以進一步被放大。[1]這樣的結構可以提供一個比其中任意一個雙極性晶體管高得多的電流增益。在使用集成電流芯片的情況裏,達靈頓晶體管可以使得芯片比使用兩個分立晶體管元件佔用更少的空間,因為兩個晶體管可以共用一個集極。達靈頓晶體管通常被封裝在單一的芯片裏,從外面看就像一個雙極性晶體管。有時,集成電路芯片中會包含8個這樣的結構方便使用。
中文名
達靈頓晶體管
外文名
Darlington transistor
學    科
電氣工程

目錄

達靈頓晶體管起源

達靈頓結構是由貝爾實驗室的工程師悉尼·達靈頓(Sidney Darlington)在1953年發明的 [1]  。他後來將這種兩三個晶體接在一起、共同接在一個集電極的創意申報了專利。
另一種看起來與之相似的結構是將兩個半導體類型晶體管連接起來(例如NPN-PNP),這種結構被稱作是西克對管(Sziklai pair)。

達靈頓晶體管特性

一個達靈頓晶體管看起來就像是具有很高電流增益(大約是所使用的兩個雙極性晶體管的電流增益的乘積)的雙極性晶體管。事實上,整個集成電路具有三個引腳(B-基極,C-集電極,E-發射極),這些概念都可以通過標準晶體管的類似概念進行理解。
複合結構的電流增益
和兩個單一晶體管的電流增益
之間的關係可以表示為:
如果β1β2足夠高(達到上百),那麼以上關係可以簡化為:
現在,達靈頓晶體管產品的典型電流增益可以達到1000甚至更高,因此只需要很小的基極電流就可以讓晶體管導通。然而,這樣高的電流增益也帶來了一些缺點。

達靈頓晶體管缺點

達靈頓晶體管的一個缺點是它的基極-發射極電壓被加倍了。由於整個達靈頓結構的基極和發射極之間有兩個結,因此等效的基極-發射極電壓是各個晶體管的基極-發射極電壓之和:
對於硅半導體晶體管,當其處於工作區或飽和狀態,其基極-發射極電壓VBEi大約為0.65伏特,因此它們組成的達靈頓晶體管結構總的基極-發射極電壓大約就是1.3伏特。
達靈頓晶體管的另外一個缺點是其飽和電壓更大。輸出級晶體管不能飽和(也就是説其基極-集電極的結必須維持反向偏置),因為當第一級晶體管處於飽和狀態時,它將在輸出級晶體管的集電極和基極之間施加滿幅負反饋。由於輸出級晶體管的集電極-發射極電壓等於其自身基極-發射極電壓和前一級晶體管的集電極-發射極電壓之和,兩個電壓在正常工作狀態時都具有正數值,因此它總是超過了基極-發射極電壓,即總有
因此
所以,達靈頓晶體管的飽和電壓是一個基極-發射極電壓(硅管的情況大約是0.65伏特),比晶體管本身的飽和電壓(約0.1到0.2伏特之間)要大得多。假設都具有相等的集電極電流,這個缺點會表現為達靈頓晶體管的耗散功率比單一晶體管要大。此外,更高的集電極-發射極電壓在晶體管-晶體管邏輯電路(Transistor-transistor logic, TTL)電路中可能會引起邏輯錯誤。
達靈頓結構導致的另一個問題是,其開關速度不得不降低,因為第一級晶體管不能夠主動抑制第二級晶體管的基極電流,因此開關響應比單一的晶體管更慢。為了緩解這一缺點,第二級晶體管的基極和發射極之間常常會連接一個幾百歐姆的電阻。這個電阻在基極和發射極之間為積累在基極-發射極結上的電荷提供了一條阻抗較低的釋放路徑,由此使得達靈頓晶體管的開關速度更快。
在高頻率的情況裏,達靈頓對將具有比單一晶體管更大的相位移動,因此它在負反饋的情況下會變得不穩定。
達靈頓晶體管常把兩個分立的晶體管做成集成芯片的形式。在上圖中,左邊的晶體管Q1可以是低功率類型的,右邊的Q2則需要高功率類型的。整個達靈頓結構的最大集電極電流IC(max)大約等於Q2的集電極電流。2N6282是一種典型的達靈頓結構集成芯片,內部包含了一個上文提到過的關斷電阻,在IC等於10安培時具有2400的電流增益。
實際上,達靈頓結構可以對安全電壓以下皮膚產生的接觸電流進行足夠敏感的響應,因此它常被用來構成觸控開關的信號輸入級。
參考資料
  • 1.    Horowitz, Paul; Winfield Hill (1989). The Art of Electronics. Cambridge University Press. ISBN 0-521-37095-7.