數字邏輯

本教材是在參照全國高校計算機專業教學指導委員會,中國計算機學會教育委員會與全國高等學 校計算機教育研究公聯合推薦的計算機學科教劃2000指導思想的基礎上，從傳投知識 和培養能力出發編寫而成的，以飛速發展的數字集成電路為背景， 將數字電子技術和數字邏輯電路的有關知識融為一體，系統地介紹了數字系統邏輯電路分析與設計的基本知識、理論和方法，並討論了採用各種不同規模的邏輯器件進行分析與設計的詳細過程。全書內容包括基本知識、邏輯代數基礎、集成門電路與觸發器、組合邏輯電路、同步時序邏輯電路、異步時序邏輯電路、中規模通用集成電路、可編程邏輯器件、綜合設計舉例和VHDL基礎等。

第1章基本知識(1)

1.1概述(1)

1.1.1數字系統(1)

1.1.2數字邏輯電路的類型和研究方法(3)

1.2數制及其轉換(4)

1.2.1進位計數制(4)

1.2.2數制轉換(7)

1.3帶符號二進制數的代碼表示(10)

1.3.1原碼(10)

1.3.2反碼(11)

1.3.3補碼(12)

1.4幾種常用的編碼(13)

1.4.1十進制數的二進制編碼(13)

1.4.2可靠性編碼(15)

*1.4.3字符編碼(17)

習題一(18)

第2章邏輯代數基礎(19)

2.1邏輯代數的基本概念(19)

2.1.1邏輯變量及基本邏輯運算(20)

2.1.2邏輯函數及邏輯函數間的相等(22)

2.1.3邏輯函數的表示法(23)

2.2邏輯代數的基本定理和規則(24)

2.2.1基本定理(24)

2.2.2重要規則(25)

2.2.3複合邏輯(27)

2.3邏輯函數表達式的形式與變換(29)

2.3.1邏輯函數表達式的基本形式(29)

2.3.2邏輯函數表達式的標準形式(29)

2.3.3邏輯函數表達式的轉換(32)

2.4邏輯函數化簡(34)

2.4.1代數化簡法(34)

2.4.2卡諾圖化簡法(36)

*2.4.3列表化簡法(44)

習題二(48)

第3章集成門電路與觸發器(50)

3.1數字集成電路的分類(50)

3.2半導體器件的開關特性(51)

3.2.1晶體二極管的開關特性(52)

3.2.2晶體三極管的開關特性(55)

3.3邏輯門電路(57)

3.3.1簡單邏輯門電路(58)

3.3.2TTL 集成邏輯門電路(60)

3.3.3CMOS集成邏輯門電路(70)

3.3.4正邏輯和負邏輯(75)

3.4觸發器(76)

3.4.1基本RS觸發器(77)

3.4.2常用的時鐘控制觸發器(81)

習題三(91)

第4章組合邏輯電路(94)

4.1組合邏輯電路分析(94)

4.1.1分析方法概述(94)

4.1.2分析舉例(95)

4.2組合邏輯電路設計(97)

4.2.1設計方法概述(97)

4.2.2設計舉例(98)

4.2.3設計中幾個實際問題的處理(101)

4.3組合邏輯電路的險象(108)

4.3.1險象的產生(109)

4.3.2險象的判斷(110)

4.3.3險象的消除(112)

習題四(114)

第5章同步時序邏輯電路(115)

5.1時序邏輯電路概述(115)

5.1.1時序邏輯電路的結構(115)

5.1.2時序邏輯電路的分類(116)

5.1.3同步時序邏輯電路的描述方法(117)

5.2同步時序邏輯電路分析(119)

5.2.1分析方法和步驟(119)

5.2.2分析舉例(120)

5.3同步時序邏輯電路設計(126)

5.3.1設計的一般步驟(126)

5.3.2完全確定同步時序邏輯電路設計(127)

*5.3.3不完全確定同步時序邏輯電路設計(140)

5.3.4同步時序邏輯電路設計舉例(145)

習題五(151)

第6章異步時序邏輯電路(154)

6.1異步時序邏輯電路的特點與分類(154)

6.2脈衝異步時序邏輯電路(155)

6.2.1脈衝異步時序邏輯電路的結構模型(155)

6.2.2脈衝異步時序邏輯電路的分析(155)

6.2.3脈衝異步時序邏輯電路的設計(158)

6.3電平異步時序邏輯電路(163)

6.3.1電平異步時序邏輯電路的結構模型與描述方法(163)

6.3.2電平異步時序邏輯電路的分析(166)

6.3.3電平異步時序邏輯電路的競爭(168)

*6.3.4電平異步時序邏輯電路的設計(169)

習題六(179)

第7章中規模通用集成電路及其應用(182)

7.1常用中規模組合邏輯電路(182)

7.1.1二進制並行加法器 (182)

7.1.2譯碼器和編碼器 (186)

7.1.3多路選擇器和多路分配器(193)

7.2常用中規模時序邏輯電路(198)

7.2.1集成計數器(198)

7.2.2集成寄存器(203)

7.3常用中規模信號產生與變換電路(206)

7.3.1集成定時器555及其應用(206)

7.3.2集成D/A轉換器 (213)

7.3.3集成A/D轉換器(219)

習題七(223)

第8章可編程邏輯器件(224)

8.1PLD概述(224)

8.1.1PLD的發展(224)

8.1.2PLD的一般結構(225)

8.1.3PLD電路表示法(225)

8.2低密度可編程邏輯器件(227)

8.3複雜可編程邏輯器件(CPLD)(229)

8.3.1CPLD簡介(229)

8.3.2CPLD典型器件(230)

8.4現場可編程門陣列(FPGA)(237)

8.4.1FPGA簡介(237)

8.4.2Xilinx FPGA典型器件(238)

8.4.3FPGA設計流程(244)

8.5FPGA和CPLD對比(248)

8.6Vivado開發環境及設計流程(248)

8.6.1Vivado設計套件簡介(248)

8.6.2Vivado設計套件中的FPGA設計流程(251)

習題八(254)

第9章綜合應用舉例(255)

9.1簡單運算器設計(255)

9.1.1設計要求(255)

9.1.2功能描述(255)

9.1.3電路設計(256)

9.2時序信號發生器設計(258)

9.2.1設計要求(258)

9.2.2功能描述(258)

9.2.3電路設計(259)

9.3彈道計時器設計(261)

9.3.1設計要求(261)

9.3.2功能描述(261)

9.3.3電路設計(262)

9.4汽車尾燈控制器設計(265)

9.4.1設計要求(265)

9.4.2功能描述(265)

9.4.3電路設計(267)

9.5數字鐘設計(269)

9.5.1設計要求(269)

9.5.2功能描述(269)

9.5.3電路設計(270)

習題九(273)

附錄A硬件描述語言VHDL基礎(275)

A.1VHDL概述(275)

A.2VHDL的語言要素(281)

A.3VHDL的基本語句(287)

A.4VHDL設計舉例(294)

附錄B英漢名詞對照(299)

附錄C數字資源列表(303)

參考文獻(304)

第1章基本知識(1)

1.1概述(1)

1.1.1數字系統(1)

1.1.2數字邏輯電路的類型和研究方法(3)

1.2數制及其轉換(4)

1.2.1進位計數制(4)

1.2.2數制轉換(7)

1.3帶符號二進制數的代碼表示(10)

1.3.1原碼(10)

1.3.2反碼(11)

1.3.3補碼(12)

1.4幾種常用的編碼(13)

1.4.1十進制數的二進制編碼(13)

1.4.2可靠性編碼(15)

*1.4.3字符編碼(17)

習題一(18)

第2章邏輯代數基礎(19)

2.1邏輯代數的基本概念(19)

2.1.1邏輯變量及基本邏輯運算(20)

2.1.2邏輯函數及邏輯函數間的相等(22)

2.1.3邏輯函數的表示法(23)

2.2邏輯代數的基本定理和規則(24)

2.2.1基本定理(24)

2.2.2重要規則(25)

2.2.3複合邏輯(27)

2.3邏輯函數表達式的形式與變換(29)

2.3.1邏輯函數表達式的基本形式(29)

2.3.2邏輯函數表達式的標準形式(29)

2.3.3邏輯函數表達式的轉換(32)

2.4邏輯函數化簡(34)

2.4.1代數化簡法(34)

2.4.2卡諾圖化簡法(36)

*2.4.3列表化簡法(44)

習題二(48)

第3章集成門電路與觸發器(50)

3.1數字集成電路的分類(50)

3.2半導體器件的開關特性(51)

3.2.1晶體二極管的開關特性(52)

3.2.2晶體三極管的開關特性(55)

3.3邏輯門電路(57)

3.3.1簡單邏輯門電路(58)

3.3.2TTL 集成邏輯門電路(60)

3.3.3CMOS集成邏輯門電路(70)

3.3.4正邏輯和負邏輯(75)

3.4觸發器(76)

3.4.1基本RS觸發器(77)

3.4.2常用的時鐘控制觸發器(81)

*3.4.3不同類型時鐘控制觸發器的相互轉換(91)

習題三(94)

第4章組合邏輯電路(97)

4.1組合邏輯電路分析(97)

4.1.1分析方法概述(97)

4.1.2分析舉例(98)

4.2組合邏輯電路設計(100)

4.2.1設計方法概述(100)

4.2.2設計舉例(101)

4.2.3設計中幾個實際問題的處理(104)

4.3組合邏輯電路的險象(111)

4.3.1險象的產生(112)

4.3.2險象的判斷(113)

4.3.3險象的消除(115)

習題四(117)

第5章同步時序邏輯電路(118)

5.1時序邏輯電路概述(118)

5.1.1時序邏輯電路的結構(118)

5.1.2時序邏輯電路的分類(119)

5.1.3同步時序邏輯電路的描述方法(120)

5.2同步時序邏輯電路分析(122)

5.2.1分析方法和步驟(122)

5.2.2分析舉例(123)

5.3同步時序邏輯電路設計(129)

5.3.1設計的一般步驟(129)

5.3.2完全確定同步時序邏輯電路設計(130)

*5.3.3不完全確定同步時序邏輯電路設計(143)

5.3.4同步時序邏輯電路設計舉例(148)

習題五(154)

第6章異步時序邏輯電路(157)

6.1異步時序邏輯電路的特點與分類(157)

6.2脈衝異步時序邏輯電路(158)

6.2.1脈衝異步時序邏輯電路的結構模型(158)

6.2.2脈衝異步時序邏輯電路的分析(158)

6.2.3脈衝異步時序邏輯電路的設計(161)

6.3電平異步時序邏輯電路(166)

6.3.1電平異步時序邏輯電路的結構模型與描述方法(166)

6.3.2電平異步時序邏輯電路的分析(169)

6.3.3電平異步時序邏輯電路的競爭(171)

*6.3.4電平異步時序邏輯電路的設計(172)

習題六(182)

第7章中規模通用集成電路及其應用(185)

7.1常用中規模組合邏輯電路(185)

7.1.1二進制並行加法器 (185)

7.1.2譯碼器和編碼器 (189)

7.1.3多路選擇器和多路分配器(196)

7.2常用中規模時序邏輯電路(201)

7.2.1集成計數器(201)

7.2.2集成寄存器(206)

7.3常用中規模信號產生與變換電路(209)

7.3.1集成定時器555及其應用(209)

7.3.2集成D/A轉換器 (216)

7.3.3集成A/D轉換器(222)

習題七(226)

第8章可編程邏輯器件(227)

8.1PLD概述(227)

8.1.1PLD的發展(227)

8.1.2PLD的一般結構(227)

8.1.3PLD的電路表示法(228)

8.1.4PLD的分類(229)

8.2低密度可編程邏輯器件(229)

8.2.1可編程只讀存儲器(230)

8.2.2可編程邏輯陣列（PLA）(235)

*8.2.3可編程陣列邏輯（PAL）(237)

8.2.4通用陣列邏輯（GAL）(238)

8.3高密度可編程邏輯器件(241)

8.3.1複雜可編程邏輯器件(241)

8.3.2現場可編程門陣列(248)

8.3.3在系統可編程邏輯器件(257)

8.4在系統編程技術簡介(263)

8.4.1ISP技術的主要特點(263)

8.4.2編程原理與接口電路(264)

8.4.3開發軟件與設計流程(266)

習題八(268)

第9章綜合應用舉例(270)

9.1簡單運算器設計(270)

9.1.1設計要求(270)

9.1.2功能描述(270)

9.1.3電路設計(271)

9.2時序信號發生器設計(273)

9.2.1設計要求(273)

9.2.2功能描述(273)

9.2.3電路設計(274)

9.3地址譯碼電路設計(276)

9.3.1設計要求(276)

9.3.2功能描述(277)

9.3.3電路設計(277)

9.4彈道計時器設計(281)

9.4.1設計要求(281)

9.4.2功能描述(281)

9.4.3電路設計(282)

9.5汽車尾燈控制器設計(284)

9.5.1設計要求(284)

9.5.2功能描述(285)

9.5.3電路設計(286)

9.6數字鐘設計(288)

9.6.1設計要求(288)

9.6.2功能描述(288)

9.6.3電路設計(289)

習題九(292)

附錄A硬件描述語言VHDL基礎(294)

A.1VHDL概述(294)

A.2VHDL的語言要素(300)

A.3VHDL的基本語句(306)

A.4VHDL設計舉例(313)

附錄B英漢名詞對照(318)

參考文獻(322)

華中科技大學教授、研究生導師。國家精品課程、國家精品資源共享課程“數字電路與邏輯設計”負責人和主講教授，長期從事計算機應用領域的研究，主持和參與完成各類科研項目30餘項，獲得省部級科技成果獎4項，發表學術論文50 餘篇，主編、參編教材10餘本，其中“八五”、“九五”、“十一五”規劃教材各一本。