套刻誤差

如圖1所示，假設圖中的虛線框為第一掩模經曝光的圖形，實線框為第二個經曝光後的圖形。從理論上講，這兩層圖形應該完全重合，但實際上由於各種系統誤差和偶然誤差的存在，導致了這兩層圖形的位置發生了偏離，也就是通常所説的出現了套刻誤差 ^[1]  。利用電磁學中的時域有限差分算法，套刻誤差仿真模型被建立 ^[2]  。

圖1 套刻誤差分析 ^[1] 

在集成電路製造中，晶圓上當前層（光刻膠圖形）與參考層（襯底內圖形）之間的相對位置，即描述了當前的圖形相對於參考圖形沿X和Y方向的偏差和這種偏差在晶圓表面的分佈；同時也是監測光刻工藝好壞的一個關鍵指標[1]。理想的情況是當前層與參考層的圖形正對準，即套刻誤差為零 ^[3]  。

為了保證設計在上下兩層的電路能可靠連接，當前層中的某一點與參考層中的對應點之間的對準偏差必須小於圖形最小間距的1/3。國際半導體技術路線圖（international technology roadmap for semiconductor，ITRS）對每一個技術節點的光刻工藝都提出了套刻誤差的要求，如表1所示。從表中可以看出，隨着技術節點的推進，關鍵光刻層允許的對準偏差（即套刻誤差）是以大約80%的比例縮小。例如，20nm節點中關鍵層的套刻誤差要求（|mean|+3σ）是8.0nm ^[3]  。

表1 每一個技術節點允許的套刻誤差 ^[3] 

在光刻工藝中，套刻誤差是通過光刻機對準系統、套刻誤差測量設備和對準修正軟件三部分協同工作來減小。工作如圖2所示 ^[3]  。

圖2 套刻誤差控制系統及其數據流程 ^[3] 

對準是指測定晶圓上參考層圖形的位置並調整曝光系統，使當前曝光的圖形與晶圓上的圖形精確重疊的過程。對準操作是由光刻機中的對準系統來完成的。而套刻誤差則是衡量對準好壞的參數，它直接定量描述當前層與參考層之間的位置偏差。套刻誤差由專用測量設備測量得到 ^[3]  。

導致曝光圖形與參考圖形對準偏差原因很多。掩模變形或比例不正常、晶圓本身的變形、光刻機投影透鏡系統的失真、晶圓工件台移動的不均勻等都會引入對準偏差 ^[3]  。