-
同或門
鎖定
同或門(英語:XNOR gate或equivalence gate)也稱為異或非門,在異或門的輸出端再加上一個非門就構成了異或非門,是數字邏輯電路的
基本單元,有2個輸入端、1個輸出端。當2個輸入端中有且只有一個是
低電平(邏輯0)時,輸出為低電平。亦即當輸入電平相同時,輸出為高電平(邏輯1)。
[1]
- 中文名
-
同或門
- 外文名
-
equivalence gate
- 別 名
-
異或非門
- 説 明
-
是數字邏輯電路的基本單元
- 邏 輯
-
輸入同電平,輸出高電平
[1]
同或門基本信息
同或門的邏輯特點是:當兩個輸入端一個為“0”,另一個為“1”時,輸出為“0”; 當兩個輸入端均為“1”或均為“0”時,輸出為“1”。該特點可簡記為:輸入相異,輸出 為“0”;輸入相同,輸出為“1”。
[2]
電路中較少使用“同或”門,並且“同或”門可用“異或”門串聯一個“非”門來實現。
同或門實現
同或門可以只有與非門或者或非門來構成。
同或門符號
下列包括邏輯門的2種符號:形狀特徵型符號(ANSI/IEEE Std 91-1984)、IEC矩形國標符號(IEC 60617-12)。
[2]
ANSI/IEEE Std 91-1984
|
集成電路
同或門是基本的邏輯門,因此在
TTL和
CMOS集成電路中都有標準邏輯芯片。標準的4000系列CMOS集成電路為CD4077,包含四個獨立的2輸入同或門。引腳分配如下:
集成電路的引腳分配圖
- 參考資料
-
-
1.
John F.Wakerly.數字設計 原理與實踐(原書第3版):機械工業出版社,2003
-
2.
閻石.數字電子技術基礎:高等教育出版社,2006