-
Makefile
鎖定
- 中文名
- Makefile
- 外文名
- Makefile
- 類 屬
- 腳本
- 所屬領域
- 計算機
- 應用領域
- linux操作系統
Makefile定義
Makefile概述
Linux 環境下的程序員如果不會使用GNU make來構建和管理自己的工程，應該不能算是一個合格的專業程序員，至少不能稱得上是 Unix程序員。在 Linux（unix ）環境下使用GNU 的make工具能夠比較容易的構建一個屬於你自己的工程，整個工程的編譯只需要一個命令就可以完成編譯、連接以至於最後的執行。不過這需要我們投入一些時間去完成一個或者多個稱之為Makefile 文件的編寫。
所要完成的Makefile 文件描述了整個工程的編譯、連接等規則。其中包括：工程中的哪些源文件需要編譯以及如何編譯、需要創建哪些庫文件以及如何創建這些庫文件、如何最後產生我們想要的可執行文件。儘管看起來可能是很複雜的事情，但是為工程編寫Makefile 的好處是能夠使用一行命令來完成“自動化編譯”，一旦提供一個（通常對於一個工程來説會是多個）正確的 Makefile。編譯整個工程你所要做的事就是在shell 提示符下輸入make命令。整個工程完全自動編譯，極大提高了效率。
make是一個命令工具，它解釋Makefile 中的指令。在Makefile文件中描述了整個工程所有文件的編譯順序、編譯規則。Makefile 有自己的書寫格式、關鍵字、函數。像C 語言有自己的格式、關鍵字和函數一樣。而且在Makefile 中可以使用系統shell所提供的任何命令來完成想要的工作。Makefile在絕大多數的IDE 開發環境中都在使用，已經成為一種工程的編譯方法。
[3]
Makefile示例
src := $(shell ls *.c) /*把當前目錄下所有c源代碼賦給變量src*/ objs := $(patsubst %.c,%.o,$(src)) /*調用makefile 中的函數patsubst, 用.o文件代替.c文件*/ test: $(objs) gcc -o $@ $^ %.o:%.c gcc -c -o $@ $< clean: rm -f test *.o
Makefile自動化編譯
makefile(3張)
Makefile主要功能
Make工具最主要也是最基本的功能就是通過makefile文件來描述源程序之間的相互關係並自動維護編譯工作。而makefile 文件需要按照某種語法進行編寫，文件中需要説明如何編譯各個源文件並連接生成可執行文件，並要求定義源文件之間的依賴關係。makefile 文件是許多編譯器--包括 Windows NT 下的編譯器--維護編譯信息的常用方法，只是在集成開發環境中，用户通過友好的界面修改 makefile 文件而已。
[2]
在 UNIX 系統中，習慣使用 Makefile 作為 makefile 文件。如果要使用其他文件作為 makefile，則可利用類似下面的 make 命令選項指定 makefile 文件：
Makefilemake命令
$ make -f Makefile.debug
Makefile文件工程樣例
#include "defs"
那麼下面的文檔就描述了這些文件之間的相互聯繫:
0 #It is a example for describing makefile 註釋行
1 prog : filea.o fileb.o filec.o #指定prog由三個目標文件filea.o、fileb.o和filec.o鏈接生成
2 cc filea.o fileb.o filec.o -LS -o prog #如何從prog所依賴的文件建立可執行文件
3 filea.o : filea.c a.h defs #指定filea.o目標文件，以及它們所依賴的.c和.h文件以及defs文件
4 cc -c filea.c #如何從目標所依賴的文件建立目標，即如何從filea.c建立filea.o
5 fileb.o : fileb.c b.h defs #指定fileb.o目標文件，以及它們所依賴的.c和.h文件以及defs文件
6 cc -c fileb.c #如何從目標所依賴的文件建立目標,即如何從fileb.c建立fileb.o
7 filec.o : filec.c c.h #指定filec.o目標文件，以及它們所依賴的.c和.h文件
8 cc -c filec.c #如何從目標所依賴的文件建立目標,即如何從filec.c建立filec.o
這個描述文檔就是一個簡單的makefile文件。我們針對上例的代碼方面進行一些基礎性説明：CC 是一個全局變量，它指定你的Makefile所用的編譯器，一般默認是gcc；.o文件是unix下的中間代碼目標文件，就如同在windows下的.obj文件一樣，在unix下生成.o文件的過程叫編譯（compile），將無數.o文件集合生成可執行文件的過程叫鏈接（link）；有時會在unix界面下看到.a文件，那是Archive File，相當於windows下的庫文件Library File，.a文件作用是：由於源文件太多（上例是指.c和.h文件過多），編譯生成的中間目標文件（.o文件）太多，而在鏈接時需要明顯地指出中間目標文件名，這對於編譯很不方便，所以，我們要給中間目標文件打個包，這個包就是.a文件。
當filea.c或a.h文件在編譯之後又被修改，則 make 工具可自動重新編譯filea.o，如果在前後兩次編譯之間，filea.c 和a.h 均沒有被修改，而且filea.o還存在的話，就沒有必要重新編譯。這種依賴關係在多源文件的程序編譯中尤其重要。通過這種依賴關係的定義，make 工具可避免許多不必要的編譯工作。當然，利用Shell腳本也可以達到自動編譯的效果，但是，Shell 腳本將全部編譯任何源文件，包括哪些不必要重新編譯的源文件，而 make 工具則可根據目標上一次編譯的時間和目標所依賴的源文件的更新時間而自動判斷應當編譯哪個源文件。
Makefile規則
讓我們先來粗略地看一看Makefile的規則。
target ... : prerequisites ...
command
...
...
目標：依賴
執行指令 ...
target也就是一個目標文件，可以是Object File，也可以是執行文件。還可以是一個標籤（Label）。
① prerequisites就是，要生成那個target所需要的文件或是目標。
② command也就是make需要執行的命令。（任意的Shell命令）
這是一個文件的依賴關係，也就是説，target這一個或多個的目標文件依賴於prerequisites中的文件，其生成規則定義在command中。説白一點就是説，prerequisites中如果有一個以上的文件比target文件要新的話，command所定義的命令就會被執行(command一定要以Tab鍵開始，否則編譯器無法識別command），減少重複編譯，提高了其軟件工程管理效率。
Makefile文件定義與命令
命令行中執行makefile
◆宏定義◆ 源文件之間的相互依賴關係
◆ 可執行的命令
Makefile中允許使用簡單的宏指代源文件及其相關編譯信息，在Linux中也稱宏為變量。在引用宏時只需在變量前加$符號，但值得注意的是，如果變量名的長度超過一個字符，在引用時就必須加圓括號（）。
[1]
Makefile有效的宏引用
$(CFLAGS)
$Z
$(Z)
其中最後兩個引用是完全一致的。
需要注意的是一些宏的預定義變量，在Unix系統中，$*、$@、$?和$<四個特殊宏的值在執行命令的過程中會發生相應的變化，而在GNU make中則定義了更多的預定義變量。關於預定義變量的詳細內容，宏定義的使用可以使我們脱離那些冗長乏味的編譯選項，為編寫makefile文件帶來很大的方便。
# Define a macro for the object files
OBJECTS= filea.o fileb.o filec.o
# Define a macro for the library file
LIBES= -LS
# use macros rewrite makefile
prog: $(OBJECTS)
cc $(OBJECTS) $(LIBES) -o prog
此時如果執行不帶參數的make命令，將連接三個目標文件和庫文件LS；但是如果在make命令後帶有新的宏定義：
make "LIBES= -LL -LS" #如何實現？
則命令行後面的宏定義將覆蓋makefile文件中的宏定義。若LL也是庫文件，此時make命令將連接三個目標文件以及兩個庫文件LS和LL。
在Unix系統中沒有對常量NULL作出明確的定義，因此我們要定義NULL字符串時要使用下述宏定義：
STRINGNAME= //這裏有待考證
makefile 中的變量（宏）
GNU 的 make 工具除提供有建立目標的基本功能之外，還有許多便於表達依賴性關係
以及建立目標的命令的特色。其中之一就是變量或宏的定義能力。如果你要以相同的編譯
選項同時編譯十幾個 C 源文件，而為每個目標的編譯指定冗長的編譯選項的話，將是非
常乏味的。但利用簡單的變量定義，可避免這種乏味的工作：
# Define macros for name of compiler
CC = gcc
# Define a macr o for the CC flags
CCFLAGS = -D_DEBUG -g -m486
# A rule for building a object file
test.o: test.c test.h
$(CC) -c $(CCFLAGS) test.c
在上面的例子中，CC 和 CCFLAGS 就是 make 的變量。GNU make 通常稱之為變量，
而其他 UNIX 的 make 工具稱之為宏，實際是同一個東西。在 makefile 中引用變量的值
時，只需變量名之前添加 $ 符號，如上面的 $(CC) 和 $(CCFLAGS)。
GNU make 有許多預定義的變量，這些變量具有特殊的含義，可在規則中使用。表 13-2
給出了一些主要的預定義變量，除這些變量外，GNU make 還將所有的環境變量作為自己
的預定義變量。
Makefile預定義變量
含義
$*
不包含擴展名的目標文件名稱。
$+
所有的依賴文件，以空格分開，並以出現的先後為序，可能包含重複的依賴文件。
$<
第一個依賴文件的名稱。
$?
所有的依賴文件，以空格分開，這些依賴文件的修改日期比目標的創建日期晚。
$@
目標的完整名稱。
$^
所有的依賴文件，以空格分開，不包含重複的依賴文件。
$%
如果目標是歸檔成員，則該變量表示目標的歸檔成員名稱。例如，如果目標名稱為
(image.o)，則 $@ 為 ，而 $% 為 image.o。
AR
歸檔維護程序的名稱，默認值為 ar。
ARFLAGS
歸檔維護程序的選項。
AS
彙編程序的名稱，默認值為 as。
ASFLAGS
彙編程序的選項。
CC
C編譯器的名稱，默認值為 cc。
CFLAGS
C編譯器的選項。
CPP
C 預編譯器的名稱，默認值為 $(CC) -E。
CPPFLAGS
C預編譯的選項。
CXX
C++編譯器的名稱，默認值為 g++。
CXXFLAGS
C++編譯器的選項。
FC
FORTRAN編譯器的名稱，默認值為 f77。
FFLAGS
FORTRAN編譯器的選項。
Makefile以文件名:文件名的形式比較冒號右邊的文件是不是較左邊的文件有更新，如果有更新則執行下一行的程序代碼。因此Makefile可以把文件關聯起來。
