-
vhdl
(硬件描述語言)
鎖定
- 中文名
- 超高速集成電路硬件描述語言
- 外文名
- Very-High-Speed Integrated Circuit Hardware Description Language
- 誕 生
- 1982年
- 類 別
- 通用硬件描述語言
- 設計要點
- 將設計實體分成內外部分
- 應用學科
- 機械工程、儀器科學、計算機科學
vhdl語言簡介
VHDL主要用於描述數字系統的結構,行為,功能和接口。除了含有許多具有硬件特徵的語句外,VHDL的語言形式、描述風格以及語法是十分類似於一般的計算機高級語言。VHDL的程序結構特點是將一項工程設計,或稱設計實體(可以是一個元件,一個電路模塊或一個系統)分成外部(或稱可視部分,及端口)和內部(或稱不可視部分),既涉及實體的內部功能和算法完成部分。在對一個設計實體定義了外部界面後,一旦其內部開發完成後,其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是VHDL系統設計的基本點。
[1]
vhdl發展歷史
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生於1982年。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言 。自IEEE-1076(簡稱87版)之後,各EDA公司相繼推出自己的VHDL設計環境,或宣佈自己的設計工具可以和VHDL接口。1993年,IEEE對VHDL進行了修訂,從更高的抽象層次和系統描述能力上擴展VHDL的內容,公佈了新版本的VHDL,即IEEE標準的1076-1993版本,簡稱93版。VHDL和Verilog作為IEEE的工業標準硬件描述語言,得到眾多EDA公司支持,在電子工程領域,已成為事實上的通用硬件描述語言。
vhdl特點
與其他硬件描述語言相比,VHDL具有以下特點:
- 獨立於器件的設計、與工藝無關設計人員用VHDL進行設計時,不需要首先考慮選擇完成設計的器件,就可以集中精力進行設計的優化。當設計描述完成後,可以用多種不同的器件結構來實現其功能。
- 很強的移植能力VHDL是一種標準化的硬件描述語言,同一個設計描述可以被不同的工具所支持,使得設計描述的移植成為可能。
vhdl優勢
(1)與其他的硬件描述語言相比,VHDL具有更強的行為描述能力,從而決定了他成為系統設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構,從邏輯行為上描述和設計大規模電子系統的重要保證。
(2)VHDL豐富的仿真語句和庫函數,使得在任何大系統的設計早期就能查驗設計系統的功能可行性,隨時可對設計進行仿真模擬。
(3)VHDL語句的行為描述能力和程序結構決定了他具有支持大規模設計的分解和已有設計的再利用功能。符合市場需求的大規模系統高效,高速的完成必須有多人甚至多個開發組共同並行工作才能實現。
(4)對於用VHDL完成的一個確定的設計,可以利用EDA工具進行邏輯綜合和優化,並自動的把VHDL描述設計轉變成門級網表。
vhdl簡例
library ieee;
use ieee.std_logic_1164.all; --庫聲明
entity TONE is
port(A,B:in std_logic; --實體定義
C:out std_logic);
end TONE;
architecture EX of TONE is --結構體定義
begin
C<=A OR B;
end EX;