複製鏈接
請複製以下鏈接發送給好友
https://baike.baidu.hk/item/精簡指令集計算機/661859
複製
複製成功

精簡指令集計算機

鎖定
精簡指令集計算機(RISC:Reduced Instruction Set Computer RISC) [3]  是一種執行較少類型計算機指令的微處理器，起源於80年代的MIPS主機（即RISC機），RISC機中採用的微處理器統稱RISC處理器。這樣一來，它能夠以更快的速度執行操作（每秒執行更多百萬條指令，即MIPS）。因為計算機執行每個指令類型都需要額外的晶體管和電路元件，計算機指令集越大就會使微處理器更復雜，執行操作也會更慢。紐約約克鎮IBM研究中心的John Cocke證明，計算機中約20%的指令承擔了80%的工作，於1974年，他提出RISC的概念。許多當前的微芯片都使用RISC概念。
中文名
精簡指令集計算機
外文名
RISC:Reduced Instruction Set Computer RISC [3] 
學    科
計算機科學與技術
分    類
多級指令、高速緩存
特    點
指令少、尋址方式少
優    點
高效快速

目錄

  1. 1 計算機介紹
  2. 2 分類
  1. 3 RISC的特點
  2. 4 優點
  1. 5 缺點
  2. 6 發展前景

精簡指令集計算機計算機介紹

精簡指令集計算機（RISC:Reduced Instruction Set Computer） [3]  是一種指令長度較短的計算機，其運行速度比CISC要快。RISC和CISC是CPU從指令集的特點上可以分為兩類：CISC和RISC。RISC是英文Reduced Instruction Set Computer的縮寫 [3]  ，就是“精簡指令運算集”，CISC就是“複雜指令運算集”。RISC的指令系統相對簡單，它只要求硬件執行很有限且最常用的那部分指令，大部分複雜的操作則使用成熟的編譯技術，由簡單指令合成。目前在中高檔服務器中普遍採用這一指令系統的CPU，特別是高檔服務器全都採用RISC指令系統的CPU。在中高檔服務器中採用RISC指令的CPU主要有Compaq（康柏，即新惠普）公司的Alpha、HP公司的PA-RISC、IBM公司的Power PC、MIPS公司的MIPS和SUN公司的Sparc。
RISC是相對於複雜指令集計算機（CISC）而言的。所謂複雜指令集計算機是依靠增加機器的硬件結構來滿足對計算機日益增加的性能要求。計算機結構的發展一直是被複雜性越來越高的處理機壟斷着，為了減少計算機操作與高級語言的差別，為了改善機器的運行特性，機器指令越來越多，指令系統也越來越複雜。特別是早期的較高速度的CPU和較慢速度的存儲器間的矛盾，為了儘量減少存取數據的次數，提高機器的速度，大大發展了複雜指令集，但隨着半導體工藝技術的發展，存儲器的速度不斷提高，特別是高速緩衝的使用，使計算機體系結構發生了根本性的變化，硬件工藝技術提高的同時，軟件方面也發生了同等重要的進展，出現了優化編譯程序，使程序的執行時間儘可能減少。並使機器語言所佔的內存減至最小，在具有先進的存儲器技術和先進的編譯程序的條件下，CISC體系結構已不再適用了，因而誕生了RISC體系結構，RISC技術的基本出發點就是通過精減機器指令系統來減少硬件設計的複雜程度，提高指令執行速度。在RISC中，計算機實際上每一個機器週期裏都執行指令，無論簡單或複雜的操作，均由簡單指令的程序塊完成，具有較強的仿真能力。
在RISC機器中，要求在“單機器週期”時間內執行所有的指令，而系統最根本的吞吐率限制是由程序運行中訪存時間比例所決定的，因此，只要CPU執行指令的時間與取指時間相同，即可獲得最大的系統吞吐率。（對於一個機器週期執行一條指令而言）。RISC機器中，採用硬件控制以實現快速的指令譯碼，並採用較少的指令和簡單的尋址模式，通過固定的指令格式來簡化指令譯碼和硬線控制邏輯。另外，RISC設計是以複雜的編譯設計優化來求取簡單的硬件芯片環境。編譯優化可以改善HLL程序的運行效率，但所有的程序必須由高級語言編寫。
RISC設計消除了微碼的例行程序，把機器低級控制交給軟件處理。即用較快的RAM代替處理器中的微碼ROM作為指令的緩存（Cache），計算機的控制駐存在指令Cache，從而使得計算機系統和編譯器產生的指令流能使高級語言的需求和硬件性能密切配合。
計算機的性能可以用完成一特定任務所需的時間來衡量，這個時間等於C×T×I。
C=完成每條指令所需的週期數，T=每個週期的時間，I=每個任務的指令數
RISC技術就是努力使C和T減至最小，C和T的減小可能導致I的增加，但優化編譯技術和其他技術的採用可以彌補由於I的增加對機器性能的影響。RISC技術之所以很快由一種新見解發展成為前景廣闊的計算機市場，主要有如下幾方面的原因：一是RISC結構適應日新月異的VLSI技術發展；二是RISC簡化了處理器結構，實現和調試較容易，因而設計代價低，開發週期短；三是簡化了結構，處理器佔據了較小的芯片面積，從而可在同一芯片上集成進較大的寄存器文件，翻譯後備緩衝器（TLB）、協處理器和快速乘除器等，使得處理器獲得更高的性能；四是RISC對HLL程序的支持優於以往的複雜指令系統計算機，可以使用户（程序員）很容易使用統一的指令集，很容易估算代碼優化所起的作用，使程序員對硬件的正確性有了更多的信任感。 [1] 

精簡指令集計算機分類

採用多級指令流水線結構
採用流水線技術可使每一時刻都有多條指令重疊執行，以減小 CPI 的值，使 CPU 不浪費空週期。實例： Pentium Ⅱ /Pro/Celeron 可同時發出執行五條指令， AMD － K6/K6 － 2 可同時發出六條指令。
機器中使用頻率高的簡單指令及部分複雜指令
這樣可減小時鐘週期數量，提高 CPU 速度，其實質是減小 CPI 下的值實現。實例：選取運算指令、加載、存儲指令和轉移指令作主指令集。
採用加載 (Load) 、存儲 (Store) 結構
只允許 Load 和 Store 指令執行存儲器操作，其餘指令均對寄存器操作。實例： Amd － K6/K6 － 2 、 P Ⅱ /Celeron/Pro 均支持對寄存器的直接操作和重新命名，並大大增加通用寄存器的數量。
延遲加載指令和轉移指令
由於數據從存儲器到寄存器存在二者速度差、轉移指令要進行入口地址的計算，這使 CPU 執行速度大大受限，因此， RISC 技術為保證流水線高速運行，在它們之間允許加一條不相關的可立即執行的指令，以提高速度。
實例：主要體現於預測執行、非順序執行和數據傳輸等方面，除 Intel P54/55C 不支持，像 K6 － 2 、 P Ⅱ均支持。
採用高速緩存 (cache) 結構
為保證指令不間斷地傳送給 CPU 運算器， CPU 設置了一定大小的 Cache 以擴展存儲器的帶寬，滿足 CPU 頻繁取指需求，一般有兩個獨立 Cache ，分別存放“指令+數據”。
實例： P Ⅱ /Celeron:16K + 16K ， AMD － K6/K6 － 2 為 32K + 32K ， Cyrix M Ⅱ :64K( 實也為 2 個 32K Cache ，此作共享 Cache) ， P Ⅱ還加了 L2 Cache，更是大幅提高了 CPU 速度。

精簡指令集計算機RISC的特點

RISC的特點是指令及其格式精少，操作和控制簡捷。具體有下列幾個方面 [2]  。
精簡指令集
RISC結構採用精簡的，長短劃一的指令集，使大多數的操作獲得了儘可能高的效率。某些在傳統結構中要用多週期指令實現的操作，在RISC結構中，通過機器語言編程，就代之以多條單週期指令了。精簡的指令集大大改善了處理器的性能，並推動了RISC的設計。對於到底精簡到什麼程度的問題，沒有一定的回答。將現有RISC系統與CISC系統作一對比，便可見大概。通常，對RISC而言：
  • 指令數少，不超過128條。
  • 尋址方式少，不超過4種。
  • 指令格式少，不超過4種。
處理關於擴充指令集的建議是非常慎重的，要經過認真的權衡，驗證，在看它們是否真正提高計算機的性能。例如，MIPS採用了一條規則：增加一條指令必須使性能在一定的應用範圍內得到1%的增益，否則這條指令將被拒絕。
指令時鐘週期，指令長度相等
如果每一條指令要執行的任務既簡單又明瞭，則執行每一條指令所的時間可以被壓縮週期數也可減少。RISC的設計目標是實現一個機器週期執行一條指令，使得系統操作更加有效。接近這個目標的技術包括指令流水線及特定的裝/存結構等。典型的指令可包括取指、譯碼、執行和存裝果等階段。單週期指可通過讓所有指令為標準長短來實現。標準指令長短應與計算機系統的基本字長相等，通常與系統中數據線數相等。
在任何取指週期，完整的單個指令要傳給CPU。例如，如果基字長是32位，且系統總線的數據部分是32線，則標準指令長度是32位。要讓所有指令的執行時間一致較困難。有些指令，包含簡單的在CPU寄存器上的邏輯操作(清寄存器等)，則可容易地在一個CPU時鐘週期內執行;其它指令可能包含內存存取(對內存的讀寫、取數等)或多週期操作(乘、除等)，可能無法在單週期內執行。這給設計者提出了這樣的要求;讓大多數經常使用的指令得以在一個單週期內執行。
指令流水線
減少執行一條指令所需週期數的方法是重疊執行多條指令。指令流水線採用這樣的工作方式：將每條指令的執行分為幾個離散部分，然後同時執行多條指令。任何指令的取指和執行階段佔據相同時間，理想的是一個單週期。這可説是RISC最重要的一條設計原則。所有從內存到CPU執行的指令，都遵循一種恆定的流的形式。每條指令都以同樣的步調執行，無等待的指令。CPU始終是忙的。達到流水線操作的必要條件是：
  • 標準的，固定長短的指令，它與計算機字長和數據線的字長相等。
  • 所有指令的標準執行時間，最好在一個單CPU週期內。
例SPARC芯片等採用了取指、譯碼、執行和寫入結果四級流水線結構，以最大限度來提高處理器性能。在每一個時鐘週期的頭上，都可以開始執行一條新的指令，這就保證了每個機器週期從存貯器平均取出一條新的指令，從而，總體看，大多數指令能在單週期內實現。指令流水線技術可以比作一條裝配線—指令象是被加工的產品一樣，從一道工序流到下一道工序，一直到它執行完為止。
因此，指令流水線利用一個等於其流水線深度的因子，來減少指令週期數是可能的，但這樣的話，要求流水線始終充滿有用指令且沒有任何東西阻礙指令通過流水線，這樣的需求給結構增加了一定的負擔。例如，對於ALU等資源的競爭，阻止了流水線中指令的流動。長短不一的執行時間所引起的不良後果更是顯而易見，這也是為什麼RISC要定義一個有前面所述特點的指令集的原因。
裝入和存數(LOAD/Store)結構
執行與內存有關的操作指令，不是要求增加每個週期的時間，就是要求增加指令的週期數，二者必取其一。因為這些指令要計算操作數的地址，將所需的操作數從內存中讀出，計算得出結果，再把結果送回內存，所以它們執行的時間就長得多。為了消除這種指令的負作用，RISC採用了這樣的裝入和存數結構：只有裝入(Load)和存數(Store)指令才去訪間內存，所有其它操作只訪問保存在處理器寄存器中的操作數。其優點在於：
  • 減少訪問內存的次數，降低了對內存帶寬的要求。
  • 將所有的操作限制於只針對寄存器，幫助了指令集的簡化。
  • 取消內存操作可使編釋器優化寄存的分配更容易—這種特性減少對內存的存取，同時也減少了每一任務的指令數。
所有這些都有助於RISC實現的每個週期執行一條指令的目標。儘管如此，裝入和存數指令仍阻礙着IRSC設計目標的實現。用優化編譯技術處理裝入指令和分支指令的延遲，有助問題的解決。優化編譯技術雖不是專門面向RISC結構的，但優化編譯器依賴於RISC結構完成其出色的任務，RISC結構又依賴於優化編譯器得到它們更完善的性能。編釋器要能分析數據和控制流，並在此基礎上調整指令的執行順序，巧妙安排寄存器的用法。前一種作用可減少CPU的空閒時間，後一種作用可以提高寄存器中所保存的數據的可再用率，減少訪存次數，縮短數據通路的長度。
擁有較大寄存器組
為了便於實現多數指令在寄存器之間的操作，即所謂的寄存器到寄存器操作，必須有足夠量的CPU通用寄存器。足量的寄存器使得在隨後操作中需作為操作用的中間結果暫存在CPU寄存器中，因而就減少了對內存的裝入和存數，加快了運行速度。工業化RISC系統中至少採用32個通用CPU寄存器。
採用硬連線控制
由於微程序設計給設計者提供的靈活性，許多CISC系統是微程序控制的。不同的指令通常具有不同長度的微程序，這意味着每條指令執行的週期數不一樣，這與所有指令一致的、流線的處理原則相矛盾。但這可由硬連線控制來解決，而且速度會更快。因此RISC應該是硬連接線控制的。當每條指令與一單條微指令有一對一相相符合的關係時可有例外，也就是每個微程序由一單個控制字組成。這種設計可與用硬連線控制一樣快，一樣高效，並使設計者得益於微程序設計的優越性。採用硬連線控制，可使RISC系統控制器簡單。設計的簡單又使機器的佈局更加合理，使得設計者可以集中精力去優化那些剩下的，為數不多的，但又很關鍵的處理器特性。簡化的結構使芯片上面積資源緊張的狀態得以緩解，一些對性能至關重要的結構，象大的寄存器元件，轉換查找緩存(TLB)S協處理器和乘除單元都可以裝在同一塊芯片上。這些附加的資源又使處理器增加了很大的性能優勢。事實上，RISC並非一定嚴格地完全具備上述特點，有些稱作RISC型的系統甚至違背了上述某方面。上述特點應被當作一種指導原則來解釋RISC的性質。放寬點講，滿足大部分這些特點的系統就能被看作RISC。

精簡指令集計算機優點

RISC在保持成本降低的同時能很好地提高速度。
適用VLSI(VERYLARGESCALEINTEGRATION)工藝。
由於RISC指令集清簡，使之只需相對小而簡單控制單元的譯碼和硬件執行子系統。這導致在用VLSI實現計算機系統時的下列結果：
  1. 控制單元所佔的芯片面積大為減少，如RlsCI佔10%，而通常CISC佔50%以上。因而，在RISCVLSI芯片，留下更多可用空間，使整個CPU和其它部件故在一塊芯片上(如高速緩存，浮點單元，部分主存，存貯器管理單元，1/0口)。
  2. 由於控制區域減少，就可在芯片上按放大量的CPU寄存器(RISCI是138個)。
  3. 通過減少VLSI芯片上控制單元面積和放置大量一致的寄存器，可以提高芯片的正則化因子(regulariZationfaetor)。基本上，正則化因子越高，VLSI設計成本越低。
  4. 有利於使用GaAs(砷化稼)VLSI芯片的實現技術，因其適於製造密度較高的芯片。總之，是降低了複雜程序，簡化了結構。
速度高。
  1. RISC特點之一是指令流水線，而指令長短和執行時間的致性，使流水中的等待和保持時間減到最少。這些因素有利提高計算速度。RISC中較簡單和較小的控制單元中的門也較少，這使控制單元信號的傳送路徑較短，使操作速度加快。指令集的精簡，導致譯碼系統小而簡單，供RISC的譯碼速度加快。硬連線所減少的控制單元，使RISC比通常由微程序控制的系統執行起來要快。相對大的CPU寄存器，減少了CPU與內存間取指，存數等操作的衝突;大的寄存器組可用來存貯調用過程被調用過程之間傳遞的參數，存貯中斷程序的有關信息，否則，這些信息只能保存在內存中。所有這些都節約了大量的計算機處理時間。優化編譯中的分支延遲技術也對提高速度作出了貢獻。總的看，在功能大致相同的情況下，RISC一般是CISC處理速度的2~4倍。
  2. 降低設計成本，提高可靠性
  3. CPU相對小而簡單的控制單元通常會導致下列成本及可靠性方面的益處：a.RISC控制單元的設計時間縮短，這可使整個設計成本降低。b.短的設計時間使最終產品在設計完成時被廢棄的可能性減少。c.較簡單，較小的控制單元能減少設計錯誤，從而提高可靠性;而且，定位和修正錯誤也比CISC容易。d.因指令格式l(或2種)簡而少，所有指令又有規範長度，所以指令不會越過字界限，也不會跨越虛存(iVrtualMemory)中不同的頁，這排除了虛存管理子系統設計中潛在的困難。
  4. 支持高級語言，而不支持彙編語言
  5. 從CISC向RISC演變的過程，類似於彙編語言向高級語言的發展過程。用匯編語言寫程序要使用一些精心設計的複雜指令，而高級語言的編寫幾乎不同複雜指令。RISC在追求精簡指令的同時，把體系結構和優化編譯的設計緊密結合起來，使綜合結果引起整體性能的改善。如果説RISC得以發展是基於VLSI技術和編譯技術的提高，那麼可以理解為用複雜的編譯代替了複雜的指令系統，甚至可認為是把硬件的難題轉移給了軟件。而近年來智能型編譯器的迅速發展，能很方便地勝任這項任務，RISC的優勢也許正在於此。傳統的CISC必有複雜的微碼編寫與設計工作，使用匯編語言又涉及彙編程序的研製，這些都很費人力和時間。RISC更利於支持高級語言，這也是長以來計算機面臨的“軟件危機”得以解決的途徑之一。RISC的成功在於軟件的兼容性。只要通過重新編譯使源程級兼容，則已有的軟件可方便地在RISC機上運行。
  6. 編程者(用户)得到的好處
  7. 簡化了的結構使編程者也得到了很多好處：
    • 一個更為統一的指令集用起來很方便。
  • 由於指令數和週期數之間有一個比較嚴格的對應關係，代碼優化的真實效果就容易度量。
  • 編程者對於硬件的把握更為準確。

精簡指令集計算機缺點

RISC有其自身的缺點。
編譯後指令長度較長，內存需要較大
RISC的缺點與其一些優點直接有關。因為RISC擁有的指令數少，有些在CISC中僅由一條指令完成的功能，在RISC中需二、三條甚至更多條指令，這使RISC代碼較長，因而RISC的程序需要更多的內存，內存與CPU間的指令衝突也會增加。研究表明，平均而言，執行同樣的功能，一個RISC程序比一個CISC程序長30%。同時，RISC對編譯器要求較高，優化編譯器的設計是一項極復要且技術要求很高的工作，它又必須由RISC機制造單位自身編制，因為沒有RISC詳細原始資料不可能產生編譯程序的目標代碼。這樣，第三方公司提供新版本較困難，用户選擇餘地較小，軟件費用增加了。
大寄存器組使尋址複雜，速度降低
RISC系統的一個有爭議的特點是其大寄存器組。大寄存器組有前述優點，但另一方面，也有缺點，大寄存器使尋址時間增多，另個，一些編譯器使小寄存器組的使用更為有效。CPU寄存器組到底應多大還有待討論，大寄存器U組還可由高速緩存(CACHE)代替。大寄存器組的不足之處可歸結如下：
  • 存取時間長。
  • 寄存器組佔據了更多的芯片空間。
  • 先進的編譯技術使小寄存器組更有效。
  • 如果上下文轉換現場的所有CPU寄存器被保存，則大寄存器組會化更多存貯時間。
  • 如果使用了窗口指針(RISC的實施要點之一是重疊寄存器窗口，目的是便於參數傳遞。重疊寄存器窗口要用到窗口指針)，寄存器地址譯碼會較長。同時重疊寄存器也使CPU邏輯變得複雜。
硬連線控制不靈活
出現錯誤的可能性較大，不易發現和修改錯誤，處理複雜指令也較困難。(4)單字指令不能使用用於全32位地址的直接內存尋址方式。由於這個原因，一些生產廠家已使一小部分指令具有雙字卡(如INTEL80960)，使用這樣的指令由程序員決定，他可僅用單字指令寫完整的程序。

精簡指令集計算機發展前景

鑑於RISC的設計特點以及其無可比擬的優點，RISC體系結構處理器的發展方向：
一是增加處理器的並行性；
二是擴展支持可伸縮並行計算機系統的功能；
三是提高工藝水平。最終RISC與DSP在 嵌入式應用中完美融合，密不可分。
RISC 微處理器不僅精簡了 指令系統，採用 超標量和超流水線結構；它們的指令數目只有幾十條，卻大大增強了 並行處理能力。如：1987年SunMicrosystem公司推出的SPARC芯片就是一種 超標量結構的RISC處理器。而SGI公司推出的MIPS處理器則採用超流水線結構，這些RISC處理器在構建並行精簡 指令系統 多處理機中起着核心的作用。RISC處理器是當今UNIX領域64位 多處理機的主流芯片。 [4] 
參考資料