PCI-Express

繼PCI （個人計算機擴展總線接口規範）之後的規範。PCI 屬於並行傳輸方式，即使用多條信號線同時並行傳輸多位數據，但 PCI Express 採用的是每次 1 位的串行傳輸方式，其最高數據傳輸速度為 8Gbit / s ，最大電纜長度 3m 。開發階段的代號是 3GIO 。

該總線的規範由Intel支持的AWG（Arapahoe Working Group）負責制定。2002 年4月17日，AWG正式宣佈3GIO 1.0規範草稿制定完畢，並移交PCI-SIG進行審核。開始的時候大家都以為它會被命名為Serial PCI（受到串行ATA的影響），但最後卻被正式命名為PCI Express。2006年正式推出Spec2.0（2.0規範）。

PCI Express總線技術的演進過程，實際上是計算系統I/O接口速率演進的過程。PCI總線是一種33MHz@32bit或者66MHz@64bit的並行總線，總線帶寬為133MB/s到最大533MB/s，連接在PCI總線上的所有設備共享133MB/s～533MB/s帶寬。這種總線用來應付聲卡、10/100M網卡以及USB 1.1等接口基本不成問題。隨着計算機和通信技術的進一步發展，新一代的I/O接口大量湧現，比如千兆（GE）、萬兆（10GE）的以太網技術、4G/8G的FC技術，使得PCI總線的帶寬已經無力應付計算系統內部大量高帶寬並行讀寫的要求，PCI總線也成為系統性能提升的瓶頸，於是就出現了PCI Express總線。PCI Express總線技術在當今新一代的存儲系統已經普遍的應用。PCI Express總線能夠提供極高的帶寬，來滿足系統的需求。

目前，PCI-E 3.0規範也已經確定，其編碼數據速率，比同等情況下的PCI-E 2.0規範提高了一倍，X32端口的雙向速率高達320Gbps。

PCI總線的最大優點是總線結構簡單、成本低、設計簡單，但是缺點也比較明顯：

1) 並行總線無法連接太多設備，總線擴展性比較差，線間干擾將導致系統無法正常工作；

2) 當連接多個設備時，總線有效帶寬將大幅降低，傳輸速率變慢；

3) 為了降低成本和儘可能減少相互間的干擾，需要減少總線帶寬，或者地址總線和數據總線採用複用方式設計，這樣降低了帶寬利用率。 PCI Express總線是為將來的計算機和通訊平台定義的一種高性能，通用I/O互連總線。

與PCI總線相比，PCI Express總線主要有下面的技術優勢：

1) 是串行總線，進行點對點傳輸，每個傳輸通道獨享帶寬。

2) PCI Express總線支持雙向傳輸模式和數據分通道傳輸模式。其中數據分通道傳輸模式即PCI Express總線的x1、x2、x4、x8、x12、x16和x32多通道連接，x1單向傳輸帶寬即可達到250MB/s，雙向傳輸帶寬更能夠達到500MB/s，這個已經不是普通PCI總線所能夠相比的了。

3) PCI Express總線充分利用先進的點到點互連、基於交換的技術、基於包的協議來實現新的總線性能和特徵。電源管理、服務質量（QoS）、熱插拔支持、數據完整性、錯誤處理機制等也是PCI Express總線所支持的高級特徵。

4) 與PCI總線良好的繼承性，可以保持軟件的繼承和可靠性。PCI Express總線關鍵的PCI特徵，比如應用模型、存儲結構、軟件接口等與傳統PCI總線保持一致，但是並行的PCI總線被一種具有高度擴展性的、完全串行的總線所替代。

5) PCI Express總線充分利用先進的點到點互連，降低了系統硬件平台設計的複雜性和難度，從而大大降低了系統的開發製造設計成本，極大地提高系統的性價比和健壯性。從下面表格可以看出，系統總線帶寬提高同時，減少了硬件PIN的數量，硬件的成本直接下降。

PCIe的連接是建立在一個雙向的序列的(1-bit)點對點連接基礎之上，這稱之為“傳輸通道”。與PCI 連接形成鮮明對比的是PCI是基於總線控制，所有設備共同分享的單向32位並行總線。PCIe是一個多層協議，由一個對話層，一個數據交換層和一個物理層構成。物理層又可進一步分為邏輯子層和電氣子層。邏輯子層又可分為物理代碼子層（PCS）和介質訪問控制子層(MAC)。

於使用電力方面，每組流水線使用兩個單向的低電壓微分信號（LVDS）合計達到2.5兆波特。傳送及接收不同數據會使用不同的傳輸通道，每一通道可運作四項資料。兩個PCIe設備之間的連接成為“鏈接”，這形成了1組或更多的傳輸通道。各個設備最少支持1傳輸通道(x1)的鏈接。也可以有2，4，8，16，32個通道的鏈接。這可以更好的提供雙向兼容性。（x2模式將用於內部接口而非插槽模式）PCIe卡能使用在至少與之傳輸通道相當的插槽上（例如x1接口的卡也能工作在x4或x16的插槽上）。一個支持較多傳輸通道的插槽可以建立較少的傳輸通道（例如8個通道的插槽能支持1個通道）。PCIe設備之間的鏈接將使用兩設備中較少通道數的作為標準。一個支持較多通道的設備不能在支持較少通道的插槽上正常工作，例如x4接口的卡不能在x1的插槽上正常工作，但它能在x4的插槽上只建立1個傳輸通道(x1)。PCI-Express卡能在同一數據傳輸通道內傳輸包括中斷在內的全部控制信息。這也方便了與PCI的兼容。多傳輸通道上的數據傳輸採取交叉存取，這意味着連續字節交叉存取在不同的通道上。這一特性被稱之為“數據條紋”，需要非常複雜的硬件支持連續數據的同步存取，也對鏈接的數據吞吐量要求極高。由於數據填充的需求，數據交叉存取不需要縮小數據包。與其它高速數傳輸協議一樣，時鐘信息必須嵌入信號中。在物理層上，PCIe採用常見的8B/10B代碼方式來確保連續的1和0字符串長度符合標準，這樣保證接收端不會誤讀。編碼方案用10位編碼比特代替8個未編碼比特來傳輸數據，佔用20%的總帶寬。有些協議（如SONET）使用另外的編碼結構如“不規則”在數據流中嵌入時鐘信息。PCIe的特性也定義了一種“不規則化”的運算方法，但這種方法與SONET完全不同，它的方法主要用來避免數據傳輸過程中的數據重複而出現數據散射。第一代PCIe採用2.5兆位單信號傳輸率，PCI-SIG計劃在未來版本中增強到5~10兆位。

數據鏈接層採用按序的交換層信息包(Transaction Layer Packets,TLPs)，是由交換層生成，按32位循環冗餘校驗碼(CRC，本文中用LCRC)進行數據保護，採用著名的協議（Ack and Nak signaling）的信息包。TLPs能通過LCRC校驗和連續性校驗的稱為Ack(命令正確應答)；沒有通過校驗的稱為Nak(沒有應答)。沒有應答的TLPs或者等待超時的TLPs會被重新傳輸。這些內容存儲在數據鏈接層的緩存內。這樣可以確保TLPs的傳輸不受電子噪音干擾。

Ack和Nak信號由低層的信息包傳送，這些包被稱為數據鏈接層信息包（Data Link Layer Packet,DLLP）。DLLP也用來傳送兩個互連設備的交換層之間的流控制信息和實現電源管理功能。

PCI Express採用分離交換（數據提交和應答在時間上分離），可保證傳輸通道在目標端設備等待發送回應信息傳送其它數據信息。它採用了可信性流控制。這一模式下，一個設備廣播它可接收緩存的初始可信信號量。鏈接另一方的設備會在發送數據時統計每一發送的TLP所佔用的可信信號量，直至達到接收端初始可信信號最高值。接收端在處理完畢緩存中的TLP後，它會回送發送端一個比初始值更大的可信信號量。可信信號統計是定製的標準計數器，這一算法的優勢，相對於其他算法，如握手傳輸協議等，在於可信信號的回傳反應時間不會影響系統性能，因為如果雙方設備的緩存足夠大的話，是不會出現達到可信信號最高值的情況，這樣發送數據不會停頓。第一代PCI-E標稱可支持每傳輸通道單向每秒250兆字節的數據傳輸率。這一數字是根據物理信號率2500兆波特除以編碼率（10位/每字節）計算而得。這意味着一個16通道（x16）的PCIe卡理論上可以達到單向250*16=4000兆字節/秒（3.7G兆字節/每秒）。實際的傳輸率要根據數據有效載荷率，即依賴於數據的本身特性，這是由更高層(軟件)應用程序和中間協議層決定。PCI Express與其它高速序列連接系統相似，它依賴於傳輸的魯棒性（CRC校驗和Ack算法）。長時間連續的單向數據傳輸（如高速存儲設備）會造成>95%的PCIe通道數據佔用率。這樣的傳輸受益於增加的傳輸通道，但大多數應用程序如USB或以太網絡控制器會把傳輸內容拆成小的數據包，同時還會強制加上確認信號。這類數據傳輸由於增加了數據包的解析和強制中斷，降低了傳輸通道的效率。這種效率的降低並非只出現在PCI-E上。

半高卡微型卡: 代替Mini PCI卡 (支持x1 PCIe, USB 2.0和SMBus總線接口) 快速卡: 類似PCMCIA接口標準(支持x1 PCI-E，USB 2.0;支持熱插拔) 先進TCA卡: 代替CompactPCI卡

基於高速序列構架產生了很多傳輸標準。包括HyperTransport，InfiniBand，RapidIO和StarFabric等等。這些均有業界的不同企業支持，背後也都有大量的資金投入標準的研究開發，所以每一標準都聲稱自己與眾不同，獨佔優勢。主要的差異在於可擴展性、靈活性與反應時間、單位成本的取捨平衡各不相同。其中的一個例子是在傳輸包上增加一個複雜的頭信息以支持複雜路由傳輸（PCI Express不支持這種方式）。這樣的信息增加降低了接口的有效帶寬也使傳輸更復雜，但是相應創造了新的軟件支持此功能。這種架構下需要軟件追蹤網絡拓撲結構的變化以實現系統支持熱插拔。InfiniBand 和 StarFabric 標準即能實現這以功能。另一個例子是縮小信息包以減少反應時間。較小的信息包意味着包頭佔用了包的更大百分比，這樣又降低了有效帶寬。能實現此功能的標準是RapidIO 和HyperTransport。PCI Express取中庸之道，定位於設計成一種系統互連接口(總線)而非一種設備接口或路由網絡協議。另外為了針對軟件透明，它的設計目標限制了它作為協議，也在某種程度上增加了它的反應時間。

現在的P43/45都是2.0的PCIE16插槽，2.0會比1.0電壓高。

（1）2.0顯卡插1.0顯卡插槽

2.0的顯卡可以插在1.0的PCIE16插槽上，但是需要外接6pin電源，現在的2.0顯卡（HD3650/3850等）都有6pin電源接口，就是為了滿足1.0PCIE16插槽的要求，而現在的主板或電源都有為顯卡準備6pin電源接口，把兩個接口對接就可以了。

（2）1.0顯卡插2.0顯卡插槽

電壓是相同的，增加的是帶寬和插槽提供的功率——電壓不變，增加的就是電流強度上限。 所以是互相兼容的。

（3）2.0顯卡插2.0顯卡插槽

這裏有個很奇怪的現象，原則上説，2.0顯卡插上去後不需要外接6pin電源接口，但是實際情況是，不接的話會很不穩定，這個我也不知道為什麼，所以現在的2.0顯卡插2.0顯卡插槽也都還有外接6pin電源。

所以，對於2.0顯卡來説，提供1.0PCIE16插槽的主板（如P35）和提供2.0PCIE16插槽的主板幾乎沒有區別，至少在現階段。