openrisc

OpenRisc是OpenCores組織提供的基於GPL協議的開放源代碼的RISC（精簡指令集計算機）處理器。有人認為其性能介於ARM7和ARM9之間，適合一般的嵌入式系統使用。最重要的一點是OpenCores組織提供了大量的開放源代碼IP核供研究人員使用，因此對於一般的開發單位具有很大的吸引力。 ^[1] 

OpenRisc具有以下特點：

1.採用免費開放的32/64bit RISC/DSP架構。

2.用Verilog HDL(硬件描述語言)實現了基於該RISC/DSP架構的RTL(寄存器傳輸級)描述。

3.具有完整的工具鏈，包括：開源的軟件開發工具，C語言實現的cpu仿真模型，操作系統，以及軟件應用所需的函數庫。 ^[1] 

OR1200是OpenRisc家族中最新的一員，也是性能最好的一員。OR1200在使用0.18um及6層金屬工藝時，主頻可以運行在300MHz，可以提供300Dhrystone、2.1MIPS和300次的 32x32 DSP乘加操作。默認配置下進行流片時約有100萬個晶體管，以NAND2為基本單元計算時，相當於25萬門的規模。利用Virtex2進行實現時，大約佔用7000+ Slices，14000+ LUT4單元。如果去掉Cache和MMU則可以進一步節省大約1/2的資源。因此這款RISC也可以在大部分FPGA器件上輕鬆實現。

OR1200是一款32位標量RISC處理器，具有哈佛結構、5級整數流水線、支持MMU，Cache，帶有基本的DSP功能。外部數據和地址總線採用Wishbone片上總線標準。此外，OR1200可以根據用户的需求進行功能裁剪，比如在嵌入式應用中去掉或者減小Cache面積。因此，OR1200是一款高性能，低功耗，可擴展的RISC CPU。

目前國內已有基於OR1200核的SOC產品，比如華視奇半導體有限公司推出的Vivace Semiconductor多媒體處理芯片，OR1200由開源項目正式進入商業領域。此外，國內的研究機構和處理器研究人員也對該芯片進行了廣泛而深入的研究，典型的著作有範國平等人所著《OpenRisc 解剖》，潘峯等人所著《開源軟核處理器OpenRisc的SOPC設計》以及倪繼利等人所著的《CPU源代碼分析與芯片設計及Linux移植》。這些著作幫助廣大的cpu愛好者進一步的瞭解了OR1200的體系結構設計與實現。