複製鏈接
請複製以下鏈接發送給好友

MRAM

鎖定
MRAM(Magnetoresistive Random Access Memory) 是一種非易失性的磁性隨機存儲器,它利用磁電阻效應來存儲數據。與傳統的半導體隨機存取存儲器(RAM)不同,MRAM使用磁性隧道結(MTJ)作為存儲單元,通過改變磁化方向來記錄二進制數據。
中文名
MRAM
外文名
Magnetic Random Access Memory
性    質
非揮發性的磁性隨機存儲器
功    能
高速讀取寫入能力
所屬學科
自旋電子學
特    點
非易失性、高集成度

MRAM背景

存儲器是計算機體系結構中的重要組成部分,對計算機的速度、集成度和功耗等都有決定性的影響。然而,存儲器難以同時兼顧各項性能指標,例如,硬盤的存儲容量較高,但訪問速度極慢(通常為微秒級)。緩存則相反,訪問速度很快,但是集成度比較低。為充分發揮各類存儲器的優勢,典型的計算機存儲系統採用分級結構,一方面,頻繁使用的指令與數據存於緩存和主存中,能夠以較快的速度與中央處理器交互;另一方面,大量非頻繁使用的系統程序與文檔資料被存於高密度的硬盤(HDD或SSD)中。這樣的分級結構使存儲系統兼具高速和大容量的優點,但是,隨着半導體工藝特徵尺寸的不斷縮小,傳統的基於互補金屬氧化物半導體工藝的緩存和主存遭遇了性能瓶頸。在功耗方面,由於CMOS晶體管的漏電流隨着工藝尺寸的減小而增大,因此,緩存SRAM和DRAM的靜態功耗日益加劇;在速度方面,處理器與存儲器的互連延遲限制了系統的主頻。解決該問題的一個有效途徑是構建非易失性的緩存,使系統在休眠模式下不丟失數據,從而消除漏電流和靜態功耗,而且非易失性存儲器可通過後道工藝直接集成於CMOS電路上,減小了互連延遲。在諸多的非易失性存儲器中,以Flash的技術最為成熟,但Flash因寫入速度慢(毫秒)、可擦寫次數有限等缺點而無法達到緩存的性能要求。其他的候選有可變電阻式存儲器、相變存儲器和磁隨機存儲器等。
傳統的存儲器件大多都是利用電子的電荷作為存儲介質,例如SRAM和DRAM以器件中電荷的‘有’‘無’來表示二進制邏輯中的‘0’‘1’,而MRAM則利用多層磁性材料中因磁化方向的不同而導致的電阻變化作為存儲信息的介質,在鐵磁/絕緣介質/鐵磁結構中,當兩鐵磁磁化方向平行時,電阻較小代表二進制邏輯‘1’;反之,當兩鐵磁磁化方向反平行時,電阻較大代表二進制邏輯‘0’,這種存儲方式使得磁隨機存儲器具有高速、低功耗、抗輻射、高可靠等優點。MRAM 是當前主流非易失性存儲器中能與 DRAM 和 SRAM 讀寫速度相提並論的存儲器,能滿足從緩存到內存的非易失存儲需求,可以取代嵌入式閃存(e-Flash),有望部分替代各類計算機設備中的緩存(LLC),甚至是在未來替換 DRAM構建非易失性全內存的最佳選擇之一。因此,MRAM有希望成為一種通用的存儲器,用於緩存、存算一體等芯片,實現低功耗、高速的計算。

MRAMMRAM結構

MRAM核心存儲器件是MTJ(magnetic tunnel junction):它的功能層由自由層(free layer),固定層(fixed layer)和氧化層(Tunneling oxide)構成。自由層與固定層的材料分別是CoFeB和CoFeB/反鐵磁。STT-MTJ和SOT-MTJ都是利用自由層(FL)和固定層(RL)磁矩方向來存儲信息,平行狀態(parallel),電阻為低阻;非平行狀態(anti-parallel),電阻為高阻。不同的是SOT-MTJ在自由層下方有一層SOT層用於通入寫電流,從而將讀寫電流分開。存儲器讀取電路是通過加載相同的電壓判斷輸出電流的大小從而判斷存儲器的信息。
MTJ器件利用隧穿磁電阻(TMR)讀出信息。1975年,Julliere [1]  首次提出了鐵磁/絕緣介質/鐵磁三層結構中由於自旋相關的電子隧穿效應而實現巨大磁阻變化的理論預測,這一效應被稱為隧穿磁阻效應。鐵磁/絕緣介質/鐵磁三層結構也被稱為磁隧道結。1988年,Fert等人 [2]  和Grünberg等人 [3]  分別發現了Fe/Cr磁性多層膜中的磁電阻的變化,這一現象被稱為巨磁阻效應(GMR)。Fert和Grünberg因此發現共同獲得了2007年諾貝爾物理學獎。GMR的基本原理與電子自旋相關,注入電子的散射概率取決於注入電流中電子自旋方向和鐵磁層磁化方向的相對方向,注入的電子自旋方向與鐵磁層磁化方向平行,那麼電子的散射概率就低,因此電阻也較低,反之,如果注入電子自旋方向反平行於鐵磁層磁化方向,電子的散射概率就高,得到的電阻就較高。
圖1 MTJ主體結構 圖1 MTJ主體結構
今最普遍的STT-MRAM存儲器內部組合方式是1T-1MTJ(one transistor,one magnetic tunnel junction)單元,因為1T-1MTJ擁有面積小,製造成本低和與CMOS工藝融合性好等優點。當電流流過MTJ結時它會因為存儲信息的不同而表現出不同的阻值。NMOS管用來控制流過MTJ的電流,字線(wordline)連接到NMOS的柵極,它的功能和傳統的SRAM是相似的。當需要寫入或者讀取時則會開啓NMOS。NMOS的源極連接到源線(sourceline),位線(bitline)連接到MTJ的自由層。由於STT-MRAM的讀寫時間、電壓比較小,因此STT-MRAM在高級技術節點中已經取代了Flash。

MRAMMRAM種類

1.Toggle MRAM
Toggle MRAM 是最早的磁隨機存儲器,它通過外加磁場調控自由層的磁化方向,字線和位線同時通入電流,產生的磁場在兩線交叉點進行疊加,從而對交叉點位置的存儲單元進行寫入。在字線和位線未交叉的地方,其各自產生的磁場未疊加,因此磁存儲單元由於只感受到單一的磁場,未能達到寫入磁場的臨界值,從而不能對存儲單元進行寫入。
由於電流產生的磁場在空間上是彌散的,因此為了防止誤寫入,存儲單元不能夠做得比較密集,影響了芯片的集成度。另外,電流產生磁場的過程消耗了大量的能量,因此利用磁場寫入的方法的芯片能耗較高。因此,Field-driven MRAM目前只用於航空航天等特殊領域,無法大規模用於計算機中的存儲。
2.自旋轉移矩(spin-transfer torque,STT)MRAM
圖3 STT-MRAM結構示意圖 圖3 STT-MRAM結構示意圖 [4]
1996年,Slonczewski [5]  和Berger [6]  發現自旋電流可對磁性材料中的磁矩施加力矩,稱為自旋轉移矩(STT)。通過施加足夠大的自旋電流,磁性材料中的磁矩可被翻轉,實現純電學寫入。基於自旋轉移矩(STT)效應的磁矩翻轉由流過 MTJ 器件的寫電流方向直接決定,寫操作電流密度大概在 106–107 A/cm2之間,且寫操作電流的大小隨器件面積的縮小而減小,因而 STT 被廣泛認為是實現 MTJ 純電學寫入方式的最佳候選。STT-MRAM基本結構如圖3所示,其核心器件MTJ通常由兩個鐵磁層和一箇中間層組成,不同的中間層可利用不同的效應(GMR或TMR)讀取器件的磁阻變化。IBM 和三星公司共同製備了11 nm的自旋轉移矩磁隧道結器件 [7]  ,能實現STT驅動磁化翻轉,證明了STT技術可以應用在納米尺度的器件中,實現高密度的存儲。
目前STT-MRAM的商業化正在穩步進行中,2020年,IBM展示了他們14 nm CMOS節點的嵌入式STT-MRAM [8]  ,台積電也展示了他們採用16nm FinFET邏輯CMOS工藝的8Mb嵌入式STT-MRAM [9]  和22nm 32Mb嵌入式STT-MRAM [10]  ,三星在2022年推出了他們的 28nm 16Mb嵌入式 MRAM [11]  ,三星稱其為世界上最高能效的MRAM技術,並且在2023年將技術節點提升至14nm,具有高度可靠性,在−40C 至 125C 的PKG可靠性測試下實現了超過90%的高良率 [12] 
STT-MRAM具有高速、低功耗、高可靠性、非易失性等優點。其讀/寫速度非常快,一般可達到幾十納秒級別,同時功耗較低,不會像傳統DRAM一樣耗盡電量。由於其非易失性的特性,STT-MRAM可以在斷電後仍保持數據,具有超過10年的數據保存時間。此外,STT-MRAM的位單元結構相對簡單,只需一個磁性隧道結和一個金屬氧化物半導體場效應管即可,因此具有很高的集成度和成本效益。但是STT-MRAM 的寫入電流和讀取電流都需通過隧道結,這將大大降低隧道結的壽命,使其性能下降。
3. 自旋軌道矩(spin-orbit torque, SOT)MRAM
圖5 SOT-MRAM結構示意圖 圖5 SOT-MRAM結構示意圖 [4]
為了解決STT-MRAM寫入時較高的電流密度對隧道結勢壘層的損傷和引起數據存儲耐久性低的問題,使用面內電流驅動的自旋軌道矩效應(Spin-Orbit Torque,SOT)成為了下一代MRAM寫入方式的關鍵技術。如圖5所示SOT-MRAM核心器件有三個端口,將讀和寫通道分離,從而解決了STT-MRAM因為頻繁寫入導致的器件壽命減少問題。SOT的自旋極化電流來源於非磁性材料的強自旋軌道耦合效應(SOC)引起的能帶分裂。由於SOT產生的自旋極化電流將材料的磁化方向從垂直方向變為面內方向,撤除電流後,磁化方向會隨機翻轉。為了定向翻轉磁化方向,需要輔助面內磁場打破翻轉能量對稱性。但在實際應用過程中集成磁場是非常困難的,因此這將大大限制SOT-MRAM的實際應用,除此之外,SOT-MRAM還面臨許多挑戰,包括:
(1)高密度SOT-MRAM集成工藝開發難度較大,包括對小尺寸器件的光刻、刻蝕以及互聯工藝;
(2)在對 SOT-MRAM 的核心器件-基於自旋軌道力矩的磁隧道結(SOT-MTJ)進行刻蝕時,在超薄 SOT 底電極完好的情況下使 MgO 勢壘層側壁避免刻蝕金屬副產物的沉積問題;
(3)在自旋邏輯設計中,需要複雜的CMOS輔助電路產生的雙向電信號來完成特定的邏輯功能所導致的邏輯操作中所用晶體管的數目以及邏輯電路的複雜性;
(4)由於 SOT-MRAM 分離的讀寫操作需要兩個晶體管來分別控制其讀寫,增加了SOT-MRAM 的面積開銷等等 [4]  ,這些困難使得SOT-MRAM現在仍處於研發階段。

MRAM四、應用

MRAM的優勢在於它在具有非易失性的同時在速度、功耗、成本上較為折中,因而得以具有廣泛的應用前景。MRAM有望根據不同的帶寬需求逐步替代現有的不同類型的存儲器,如 SRAM、DRAM以及 Flash 等,從而在消除各級存儲器之間存在的互聯延遲同時降低存儲器的功耗。SOT-MRAM 還有潛力構建存算一體架構,有望解決傳統的馮·諾依曼計算體系中存在的存儲牆與功耗牆的問題,推動大數據、人工智能以及雲計算的持續發展。MRAM的應用並不侷限於傳統的計算機存儲體系,還能夠擴展到其他諸多領域。例如,寶馬公司在利用MRAM的非易失性在發動機控制模塊存儲的數據在斷電情況下不丟失。MRAM利用磁性存儲信息因而具有抗輻射的優勢,空客公司在A350的飛行控制系統中採用MRAM以防止射線造成數據破壞。
參考資料
  • 1.    Julliere M. Tunneling between ferromagnetic films[J]. Physics Letters A, 1975, 54(3): 225-6.
  • 2.    Baibich M N, Broto J M, Fert A, et al. Giant magnetoresistance of (001) Fe/(001)Cr magnetic superlattices[J]. Physical Review Letters, 1988, 61(21): 2472.
  • 3.    Binasch G, Grünberg P, Saurenbach F, et al. Enhanced magnetoresistance in layered magnetic structures with antiferromagnetic interlayer exchange[J]. Physical Review B,1989, 39(7): 4828.
  • 4.    趙磊. 自旋軌道力矩磁隧道結器件設計及關鍵工藝的研究[D]. 中國科學院大學, 2023.
  • 5.    Slonczewski J C. Current-driven excitation of magnetic multilayers[J]. Journal of Magnetism and Magnetic Materials, 1996, 159(1-2): L1-L7.
  • 6.    Berger L. Emission of spin waves by a magnetic multilayer traversed by a current[J]. Physical Review B, 1996, 54(13): 9353.
  • 7.    Nowak J, Robertazzi R, Sun J, et al. Voltage and size dependence on write-error-rates in STT MRAM down to 11 nm junction size[J]. IEEE Magnetics Letters, 2016, 7: 3102604.
  • 8.    Edelstein D et al. A 14 nm Embedded STT-MRAM CMOS Technology[C]. 2020 IEEE. IEDM. 11 1-4.
  • 9.    Shih Y C et al. A reflow-capable, embedded 8Mb STT-MRAM macro with 9ns read access time in 16nm FinFET logic CMOS process[C]. 2020 IEEE. IEDM. 11 4.1-4.4.
  • 10.    Chih Y D et al. A 22nm 32Mb Embedded STT-MRAM with 10ns Read Speed, 1M Cycle Write Endurance, 10 Years Retention at 150°C and High Immunity to Magnetic Field Interference[C]. 2020 IEEE. ISSCC. 222-224.
  • 11.    Lee T Y et al. World-most energy-efficient MRAM technology for non-volatile RAM applications[C]. 2022 IEEE. IEDM. 10 7.1-7.4
  • 12.    Ko S et al. Highly Reliable and Manufacturable MRAM embedded in 14nm FinFET node[C]. 2023 IEEE. VLSI. 1-2.
展開全部 收起