複製鏈接
請複製以下鏈接發送給好友

圖形處理器

鎖定
圖形處理器(英語:graphics processing unit,縮寫:GPU),又稱顯示核心、視覺處理器、顯示芯片,是一種專門在個人電腦工作站遊戲機和一些移動設備(如平板電腦智能手機等)上做圖像和圖形相關運算工作的微處理器 [1] 
GPU使顯卡減少了對CPU的依賴,並進行部分原本CPU的工作,尤其是在3D圖形處理時GPU所採用的核心技術有硬件T&L(幾何轉換和光照處理)、立方環境材質貼圖和頂點混合、紋理壓縮和凹凸映射貼圖、雙重紋理四像素256位渲染引擎等,而硬件T&L技術可以説是GPU的標誌。GPU的生產商主要有NVIDIAAMD [2] 
中文名
圖形處理器
外文名
graphics processing unit
英語縮寫
GPU
又    稱
顯示核心、顯示芯片
用    途
圖像和圖形運算

圖形處理器簡介

一個光柵顯示系統離不開圖形處理器,圖形處理器是圖形系統結構的重要元件,是連接計算機和顯示終端的紐帶。
應該説有顯示系統就有圖形處理器(俗稱顯卡),但是早期的顯卡只包含簡單的存儲器和幀緩衝區,它們實際上只起了一個圖形的存儲和傳遞作用,一切操作都必須由CPU來控制。這對於文本和一些簡單的圖形來説是足夠的,但是當要處理複雜場景特別是一些真實感的三維場景,單靠這種系統是無法完成任務的。所以後來發展的顯卡都有圖形處理的功能。它不單單存儲圖形,而且能完成大部分圖形功能,這樣就大大減輕了CPU的負擔,提高了顯示能力和顯示速度。隨着電子技術的發展,顯卡技術含量越來越高,功能越來越強,許多專業的圖形卡已經具有很強的3D處理能力,而且這些3D圖形卡也漸漸地走向個人計算機。一些專業顯卡具有的晶體管數甚至比同時代的CPU晶體管數還多。比如2000年加拿大ATI公司推出的RADEON顯卡芯片含有3千萬顆晶體管,達到每秒15億個像素填寫率。 [3] 

圖形處理器組成

圖形處理器由以下器件組成: [4] 
(1)顯示主芯片顯卡的核心,俗稱GPU,它的主要任務是對系統輸入的視頻信息進行構建和渲染。 [4] 
(2)顯示緩衝存儲器用來存儲將要顯示的圖形信息以及保存圖形運算的中間數據;顯示緩存的大小和速度直接影響着主芯片性能的發揮。 [4] 
(3)RAMD/A轉換器把二進制數字轉換成為和顯示器相適應的模擬信號 [4] 

圖形處理器工作機制

主機總線接口模塊收到來自PCI總線的讀寫操作,包括對寄存器的讀寫操作和對顯示存儲的讀寫操作,完成對寄存器的初始化後,基本圖形模式能夠正常輸出顯示。打開視頻採集寄存器後能夠實時採集顯示視屏圖像窗口。 [8] 

圖形處理器主要問題

圖形處理器計算能力和計算模式方面的問題

當前GPU的基礎———傳統Z-buffer算法不能滿足新的應用需求。在實時圖形和視頻應用中,需要更強大的通用計算能力,比如支持碰撞檢測、近似物理模擬;在遊戲中需要圖形處理算法與人工智能和場景管理等非圖形算法相結合。當前的GPU的體系結構不能很好地解決電影級圖像質量需要解決的透明性、高質量反走樣運動模糊景深和微多邊形染色等問題,不能很好的支持實時光線跟蹤、Reyes(Renders everything you ever saw) 等更加複雜的圖形算法,也難以應對高質量的實時3D圖形需要的全局光照、動態和實時顯示以及陰影和反射等問題。需要研究新一代的GPU體系結構突破這些限制。隨着VLSI技術的飛速發展,新一代GPU芯片應當具有更強大的計算能力,可以大幅度提高圖形分辨率、場景細節(更多的三角形和紋理細節)和全局近似度。圖形處理系統發展的趨勢是圖形和非圖形算法的融合以及現有的不同染色算法的融合。新一代的圖形系統芯片需要統一靈活的數據結構、新的程序設計模型、多種並行計算模式。我們認為發展的趨勢是在統一的、規則並行處理元陣列結構上,用數據級並行、操作級並行和任務級並行的統一計算模式來解決當前圖形處理系統芯片面臨的問題。 [5] 

圖形處理器製造工藝方面的問題

集成電路發展到納米級工藝,不斷逼近物理極限,出現了所謂紅牆問題:一是線的延遲比門的延遲越來越重要。長線不僅有傳輸延遲問題, 而且還有能耗問題。二是特徵尺寸已小到使芯片製造缺陷不可避免,要從缺陷容忍、故障容忍與差錯容忍等三個方面研究容錯與避錯技術。三是漏電流和功耗變得非常重要,要採用功耗的自主管理技術。現代的圖形處理器芯片在克服紅牆問題的幾個方面有了顯著的進步:利用了大量的規則的 SIMD 陣列結構;它的分佈存儲器接近了運算單元,減少了長線影響;它的硬件多線程掩蓋了部分存儲延遲的影響。但是隨着工藝進一步發展,當前GPU的體系結構難以適應未來工藝發展,沒有在體系結構上應對長線問題、工藝偏差和工藝缺陷問題的措施,特別是沒有考慮如何適應三維工藝。當前最先進工藝的晶體管的柵極厚度已經大約是五個原子,在製造時,少了一個原子就造成20 %的工藝偏差。因此工藝的偏差成為SoC設計不能不考慮的問題。特別是到 2018 年後的納電子集成電路,可以通過隨機自組裝產生規則的納米器件。因此,新一代系統芯片的體系結構必須利用規則的結構並且容忍工藝偏差,具有容錯、避錯和重組的能力。我們認為採用大量同構處理器元之間的鄰接技術,適應納米級工藝和未來的三維工藝,採用新型體系結構和相關的低功耗、容錯和避錯的設計策略,對於未來的圖形處理系統芯片具有重要的科學意義。 [5] 

圖形處理器供應商

圖形處理器ATI

1985年8月20日ATI公司成立,同年10月ATI使用ASIC技術開發出了第一款圖形芯片和圖形卡,1992年4月ATI發佈了Mach32圖形卡集成了圖形加速功能,1998年4月ATI被IDC評選為圖形芯片工業的市場領導者,但那時這種芯片還沒有GPU的稱號,很長的一段時間ATI都是把圖形處理器稱為VPU,直到AMD收購ATI之後其圖形芯片才正式採用GPU的名字。 [6] 

圖形處理器NVIDIA

NVIDIA公司在1999年發佈Geforce256圖形處理芯片時首先提出GPU的概念。從此NVIDIA顯卡的芯就用GPU來稱呼。GPU使顯卡減少了對CPU的依賴,並進行部分原本CPU的工作,尤其是在3D圖形處理時。GPU所採用的核心技術有硬體T&L、立方環境材質貼圖和頂點混合、紋理壓縮和凹凸映射貼圖、雙重紋理四像素256位渲染引擎等,而硬體T&L技術可以説是GPU的標誌。 [6] 

圖形處理器型號舉例

圖形處理器AMD

AMD筆記本電腦顯卡產品主要是Mobility Radeon系列,該系列產品具備一定的3D性能,其產品主要有R9(高端)、R7(中端)、R5(低端)三個系列: [7] 
  • Mobility Radeon R9 M200系列的Mobility Radeon R9 M295X/M280/M275X//M265X; [7] 
  • Mobility Radeon R9 M300系列的Mobility Radeon R9 M395X/M385X/M375X//M365X; [7] 
  • Mobility Radeon R7 M200系列的Mobility Radeon R7 M270/M265f M260X/M260; [7] 
  • Mobility Radeon R7 M300系列的Mobility Radeon R7 M380/M370/M365/M360X/M340; [7] 
  • Mobility Radeon R5 M200系列的Mobility Radeon R5 M255/M230; [7] 
  • Mobility Radeon R5 M300系列的Mobility Radeon R5 M335/M330/M320/M315等。 [7] 

圖形處理器NVIDIA

NVIDIA筆記本電腦顯卡產品主要包括GeForce 900M系列移動顯卡、GeForce 800M系列移動顯卡、GeForce 700M系列移動顯卡等。 [7] 
其中GeForce 9800M系列移動顯卡主要包括GeForce GTX 980M/ GTX 970M/ GTX 960M/GTX 950M/940M/930M/920M/910M等。 [7] 
GeForce 800M系列移動顯卡主要包括GeForce GTX 880M/ GTX870M/ GTX860M/GTX850M/ 840M/830M/820M等。 [7] 
GeForce 700M系列移動顯卡主要包括GeForce GTX 780M/ GTX770M/ GTX765M/GTX760M/GT755M/750M/GT745M/GT740M/GT730M/GT720M/等。 [7] 
參考資料
  • 1.    小多(北京)文化傳媒有限公司編著.計算機大穿越:廣西教育出版社,2017.02:第56頁
  • 2.    劉洪江主編;向昌成,黃成兵副主編.計算機組裝與維護實訓教程:西南交通大學出版社,2014.01:第49頁
  • 3.    李凌豐編著.計算機圖形理論與實踐:浙江大學出版社,2007.8:第12頁
  • 4.    任愛華編著.計算機圖形學:北京航空航天大學出版社,2005年12月第1版:第150頁
  • 5.    圖形處理器的歷史現狀和發展趨勢  .知網[引用日期2019-09-12]
  • 6.    帥志軍,洪曉靜主編;顏建仁,楊志成,蔡龍飛,梅江為副主編;辛誠琨,姚昕凡,楊清華,王日旭參編;王和平主審.計算機組裝與維護實用教程:中國鐵道出版社,2012.07:第66頁
  • 7.    王紅麗,鄭繼峯編著.筆記本電腦使用:中國鐵道出版社,2017.01:第21頁
  • 8.    丁振青,熊庭剛,秦信剛.GPU像素引擎的設計與實現[J].艦船電子工程,2015,35(10):108-113.