-
89S51
鎖定
AT89C51 的性能相對於8051 已經算是非常優越的了。 不過在市場化方面，89C51 受到了PIC 單片機陣營的挑戰，89C51 最致命的缺陷在於不支持ISP（在線更新程序）功能，必須加上ISP 功能等新功能才能更好延續MCS-51 的傳奇。89S51就是在這樣的背景下取代89C51 的，89S51 已經成為了實際應用市場上新的寵兒，作為市場佔有率第一的Atmel 公司已經停產AT89C51，將用AT89S51 代替。
- 中文名
- 89S51
- 類 別
- 單片機
- 系 列
- 51系列
- 特 點
- 相對於89C51,89S51增加很多功能
89S51新功能
-- 相對於89C51,89S51新增加很多功能，性能有了較大提升，價格基本不變，甚至比89C51 更低！
-- ISP 在線編程功能，這個功能的優勢在於改寫單片機存儲器內的程序不需要把芯片從工作環境中剝離。是一個強大易用的功能。
-- 最高工作頻率為33MHz，大家都知道89C51 的極限工作頻率是24M，就是説S51 具有更高工作頻率，從而具有了更快的計算速度。
-- 具有雙工UART 串行通道。
-- 內部集成看門狗計時器，不再需要像89C51 那樣外接看門狗計時器單元電路。
-- 雙數據指示器。 -- 電源關閉標識。
-- 全新的加密算法，這使得對於89S51 的解密變為不可能，程序的保密性大大加強，這樣就可以有效的保護知識產權不被侵犯。
-- 兼容性方面：向下完全兼容51 全部字系列產品。比如8051、89C51 等等早期MCS-51 兼容產品。也就是説所有教科書、網絡教程上的程序（不論教科書上採用的單片機是8051 還是89C51 還是MCS-51 等等），在89S51 上一樣可以照常運行，這就是所謂的向下兼容。
89S51特性
89S51 在工藝上進行了改進，89S51 採用 0.35um 新工藝，成本降低,而且將功能提升,增加了競爭力。89SXX 可以像下兼容89CXX 等51 系列芯片。市場上見到的89C51 實際都是Atmel 前期生產的巨量庫存而已。如果市場需要，Atmel當然也可以再恢復生產AT89C51。 AT89S51/LS51單片機是低功耗的、具有4KB在線課編程Flash存儲器的單片機。它與通用80C51系列單片機的指令系統和引腳兼容。片內的Flash可允許在線重新編程，也可使用非易失性存儲器編程。他將通用CPU和在線可編程Flash集成在一個芯片上，形成了功能強大、使用靈活和具有較高性能性價比的微控制器。
AT89S51/LS51具有如下特性：
--指令架構：CISC（複雜指令）
--最大吞吐量：3MIPS
--片內數據存儲器內含128字節的RAM；
--I/O口具有32根可編程I/O線；
--具有兩個16位I/O線；
--低功耗節電模式有節電模式和掉電模式；
--包含3級程序鎖定位；
--AT89S51的電源電壓為4.0-5.5V，AT89LS51的電源電壓為2.7-4.0V；
--振盪器頻率0-33MHz（AT89S51），0-16MHz(A-T89LS51);
--具有片內看門狗定時器（WatchDog）；
--靈活的在線片內編程模式（字節和頁編程模式）；
--具有斷電標誌模式POF.
--具有6箇中斷源
--具有2個計數/定時器
--具有1個串口
89S51引腳功能
- 主電源引腳Vcc：+5V電源輸入端。Vss：電源接地端。
- 時鐘引腳XTAL1：片內放大器輸入端。XTAL2：片內放大器輸出端。
- 專用控制端口(1)ALE/PROG,雙功能控制端口①ALE，地址鎖存器允許信號輸出端。在訪問片外程序存儲器期間，每個機器週期ALE信號出現兩次，其下降沿用於鎖存P0口輸出的低8位地址。在訪問片外程序存儲器時，該信號也以1/6振盪頻率穩定出現，因此可用作對外輸出的時鐘脈衝。但在有訪問片外數據存儲器情況時，ALE脈衝會跳空，不適合作為時鐘輸出。②PROG，對片內含EPROM的芯片，在編程期間，此引腳用作編程脈衝PROG的輸入端。（2)PSEN，片外程序存儲器讀選通信號輸出端，PSEN信號的頻率是振盪頻率的1/6。在讀片外程序存儲器期間，每個機器週期該信號兩次低電平有效。在讀片外程序存儲器期間若有訪問片外數據存儲器的操作，則PSEN信號會有跳空現象。（3）RST/Vpd：雙控功能控制端口①RST作復位信號輸入端。當RST輸入端保持兩個機器週期的高電平時，就可以使單片機完成復位操作。②Vpd備用電源輸入端。（4）EA/VDD：雙功能控制端①EA訪問外程序存儲器允許端，當接低電平時，CPU只訪問片外ROM；當接高電平時，CPU先訪問片內ROM，若訪問地址大於某一範圍時將自動轉去片外ROM。②VDD編程電源輸入端，當對片內ROM寫入程序時，由該腳輸入編程電源。
- 輸入/輸出端口51單片機共有32個I/O引腳，分成P0、P1、P2、P3共四組。每組端口8個引腳，用於傳送數據、地址或控制信號。①P0口（P0.7~P0.0）：既可做地址/數據總線使用，又可作為通用的I/O口使用。開漏極、雙向I/O口。 P0口可作為通用I/O口，但必須外接上拉電阻；作為輸出口，每個引腳可吸收8個TTL的灌電流。作為輸入時，首先應將引腳置1。 P0口也可用作外部程序存儲器和數據存儲器是的低八位地址/數據總線的複用線。在該模式下，P0口含有內部上拉電阻。 在Flash編程時，P0口接受代碼數據；在編程校驗時，P0口輸出代碼字節數據（需要外接上拉電阻）。②P1口（P1.7~P1.0）：8位、雙向I/O口、內部含有行拉電阻。 P1可作為普通I/O口。輸出緩衝器可驅動4個TTL負載；用作輸入時，先交引腳置1，有片內上拉電阻將其抬到高電平。P1口的引腳可由外部負載拉倒低電平，通過上拉電阻提供拉電流。 在Flash並行編程和校驗時，P1口可輸入低字節地址。在串行編程和校驗時，P1.0/MOSI,P1.6/OSI和P1.7/SCK分別是串行數據輸入、輸出和移位脈衝引腳。I/O具有內部拉電阻的8位雙向I/O。③P2口（P2.7~P2.0）：用作輸出口時，可驅動四個TTL負載；用作輸入口時，先將引腳置1，由內部上拉電阻將其提高到高電平。若負載為低電平，則通過內部上拉電阻向外輸出電流。 CPU訪問外部16位地址的存儲器時，P2口提供高8位的地址。當CPU用8位地址尋址外部存儲器時，P2口為P2特殊功能寄存器內容。 在FLASH並行編程和校檢時，P2口可輸入高字節地址和某些控制信號。④P3口（P3.7~P3.0）：局有內部上拉電阻8位雙向口。 P3口左忽出口時，輸出緩衝器可吸收4個TTL的灌電流；用作輸入口時，首先將引腳置1，有內部上拉電阻抬為高電平。若外部負載是低電平，則通過內部上拉電阻向外輸出電流。 在與FLASH並行編程和校檢時，P3口可輸入某些控制信號。
89S51芯片的引腳排列
