45nm

我們知道，能夠帶來突破性性能與尺寸的新體系結構，需要在更小的體積內放入更多的晶體管數目，需要更高級的芯片製程工藝。

從第一顆處理器到90納米處理器，乃至65納米處理器都是如此。英特爾把這種以兩年為週期的芯片與微體系結構快速發展步調稱為“Tick-tock”戰略。當硅製程技術“Tick”與微體系結構“Tock”交替發展到65納米階段時，進一步突破遇到了難以逾越的瓶頸。

我們知道，一般的晶體管可分為低電阻層、多晶硅柵極和二氧化硅電介層。其中，二氧化硅電介層在65納米時代已降低至相當於五層原子的厚度，再進一步縮小則會遭遇電介層的漏電而達到極限。

但是，對業界影響深遠的摩爾定律並沒有因此而失去效力。經歷千萬次的試驗，英特爾將一種熔沸點和強度都極高且抗腐蝕性的新型金屬鉿(Hf)運用到芯片處理技術當中，創造出英特爾45納米高K金屬柵極硅製程技術層，替換二氧化硅電介層。

英特爾45納米高K技術能將晶體管間的切換功耗降低近30%，將晶體管切換速度提高20%，而減少柵極漏電10倍以上，源極向漏極漏電5倍以上。這就為芯片帶來更低的功耗和更持久的電池使用時間，並擁有更多的晶體管數目以及更小尺寸。

2007年，英特爾發佈第一款基於45納米的四核英特爾至強處理器以及英特爾酷睿2至尊四核處理器，帶領世界跨入45納米全新時代。

難以置信的偉大突破！請繼續探索45納米世界，發現更多驚奇。

在處理器量產中採用的45nm芯片生產工藝和同時提及的高K-金屬柵極有什麼關係嗎？高K-金屬柵極到底是什麼？為什麼説成功研製高K-金屬柵極並將之付諸量產是半導體業界里程碑式的技術變革和突破？

物理極限：突進中的困惑

我們天天説45nm製程，這裏我們首先來明確下這個概念。45nm(1μm=1000nm，1nm為10億分之一米)不是指的芯片上每個晶體管的大小，也不是指用於蝕刻芯片形成電路時採用的激光光源的波長，而是指晶體管柵極的長度。半導體業界習慣上用長度這個工藝尺寸來代表硅芯片生產工藝的水平。另外，的連線尺寸也是一個很重要的標準，在一個技術時代裏，比如45nm，線的寬度的是可以縮小的，但是線的高度是不變的。早期的連線採用鋁，後來都採用銅連線了。

我們知道，處理器性能的不斷提高離不開優秀的核心微架構設計，而芯片生產工藝的更新換代是保證不斷創新設計的處理器變為現實的基礎。每一次製作工藝的更新換代都給新一輪處理器高速發展鋪平了大道。因為線寬越小，晶體管也越小，讓晶體管工作需要的電壓和電流就越低，晶體管開關的速度也就越快，這樣新工藝的晶體管就可以工作在更高的頻率下，隨之而來的就是芯片性能的提升。

大家習慣了芯片生產工藝兩年一次的更新換代，給大家的感覺好像是從65nm到45nm同以前從130nm到90nm，以及從90nm到65nm一樣沒有什麼特別的。根據摩爾定律，就是每18個月，在同樣面積的硅片上把兩倍的晶體管“塞”進去，從單個晶體管的角度來看，為了延續摩爾定律，我們需要每兩年把晶體管的尺寸縮小到原來的一半。工藝已經將晶體管的組成部分做到了幾個分子和原子的厚度，組成半導體的材料已經達到了它的物理電氣特性的極限。最早達到這個極限的部件是組成晶體管的柵極氧化物——柵極介電質，現有的工藝都是採用二氧化硅(SiO2)層作為柵極介電質(圖1)。大家也把源極(Source)和漏極(Drain)之間的部分叫做溝道(Channel)，在柵極氧化物上面是柵極(Gate)。

晶體管的工作原理其實很簡單，就是用兩個狀態表示二進制的“0”和“1”。源極和漏極之間是溝道，當沒有對柵極(G)施加電壓的時候，溝道中不會聚集有效的電荷，源極(S)和漏極(D)之間不會有有效電流產生，晶體管處於關閉狀態。可以把這種關閉的狀態解釋為“0”，當對柵極(G)施加電壓的時候，溝道中會聚集有效的電荷，形成一條從源極(S)到漏極(D)導通的通道，晶體管處於開啓狀態，可以把這種狀態解釋為“1”。這樣二進制的兩個狀態就由晶體管的開啓和關閉狀態表示出來了。

我們可以把柵極比喻為控制水管的閥門，開啓讓水流過，關閉截止水流。晶體管的開啓/關閉的速度就是我們説的頻率，如果主頻是1GHz，也就是晶體管可以在1秒鐘開啓和關閉的次數達10億次。

同1995年晶體管中二氧化硅層相比，65nm工藝的晶體管中的二氧化硅層已經縮小到只有前者的十分之一，僅有5個氧原子的厚度了。作為阻隔柵極和下層的絕緣體，二氧化硅層已經不能再進一步縮小了，否則產生的漏電流會讓晶體管無法正常工作，如果提高有效工作的電壓和電流，會使芯片最後的功耗大到驚人的地步。

從65nm開始，我們已經無法讓柵極介電質繼續縮減變薄，而且到45nm，晶體管的尺寸要進一步縮小，源極和漏極也靠得更近了，如果不能解決柵極向下的漏電問題以及源極和漏極之間的漏電問題，新一代處理器的問世可能變得遙遙無期。