複製鏈接
請複製以下鏈接發送給好友
https://baike.baidu.hk/item/顯式並行指令運算/23316057
複製
複製成功

顯式並行指令運算

鎖定
顯式並行指令運算（英文：Explicitly Parallel Instruction Computing，縮寫：EPIC）是一種指令集架構，由HP和Intel聯合開發。
中文名
顯式並行指令運算
外文名
Explicitly Parallel Instruction Computing

目錄

  1. 1 簡介
  2. 2 原理
  3. 3 實現

顯式並行指令運算簡介

顯式並行指令運算，EPIC允許處理器根據編譯器的調度並行執行指令而不用增加硬件複雜性，該架構由超長指令字架構發展而來，並做了大量改進。 [1] 

顯式並行指令運算原理

其指令中有3位是用來指示上一條運算指令是不是與下一條指令有相關性，是不是要等上一條指令運行完畢後才能運行下一條，如果沒有相關性，則兩條指令可同時由不同的CPU節點來處理，這樣的方式大大提高了CPU並行運算的效率。 [1] 

顯式並行指令運算實現

EPIC成為IA-64架構的基礎（IA代表Intel Architecture，即英特爾架構，與IA-32對應），這是英特爾與惠普共同開發的純64位微處理器。英特爾的安騰（Itanium）系統處理器採用了這種架構。 [1] 
參考資料
  • 1.    Schlansker and Rau (February 2000). "EPIC: An Architecture for Instruction-Level Parallel Processors" (PDF). HP Laboratories Palo Alto, HPL-1999-111. Retrieved 2008-05-08.