雙極型集成電路

以通常的NPN或PNP型雙極型晶體管為基礎的單片集成電路。它是1958年世界上最早製成的集成電路。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上採用埋層工藝和隔離技術，以雙極型晶體管為基礎元件。按功能可分為數字集成電路和模擬集成電路兩類。在數字集成電路的發展過程中，曾出現了多種不同類型的電路形式，典型的雙極型數字集成電路主要有晶體管-晶體管邏輯電路(TTL)，發射極耦合邏輯電路(ECL)，集成注入邏輯電路(I2L)。TTL電路形式發展較早，工藝比較成熟。ECL電路速度快，但功耗大。I2L電路速度較慢，但集成密度高。

同金屬-氧化物-半導體集成電路相比，雙極型集成電路速度快，廣泛地應用於模擬集成電路和數字集成電路。

雙極型集成電路是最早製成集成化的電路，出現於1958年。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上採用埋層工藝和隔離技術，以雙極型晶體管為基礎元件。它包括數字集成電路和線性集成電路兩類。 ^[1] 

雙極型集成電路是在硅平面晶體管的基礎上發展起來的，最早的是雙極型數字邏輯集成電路。在數字邏輯集成電路的發展過程中，曾出現過多種不同類型的電路形式。常見的雙極型集成電路可分類如下。

DCTL電路是第一種雙極型數字邏輯集成電路，因存在嚴重的“搶電流”問題（見電阻-晶體管邏輯電路)而不實用。RTL電路是第一種有實用價值的雙極型集成電路。早期的數字邏輯系統曾採用過 RTL電路，後因基極輸入迴路上有電阻存在，限制了開關速度。此外，RTL邏輯電路的抗干擾的性能較差，使用時負載又不能多，因而被淘汰。電阻-電容-晶體管邏輯電路（RCTL）是為了改善RTL電路的開關速度而提出來的，即在RTL電路的電阻上並接電容。實際上 RCTL電路也未得到發展。DTL電路是繼 RTL電路之後為提高邏輯電路抗干擾能力而提出來的。DTL電路在線路上採用了電平位移二極管，抗干擾能力可用電平位移二極管的個數來調節。常用的 DTL電路的電平位移二極管，是用兩個硅二極管串接而成，其抗干擾能力可提高到1.4伏左右（見二極管-晶體管邏輯電路）。HTL電路是在 DTL電路的基礎上派生出來的。HTL電路採用反接的齊納二極管代替DTL電路的電平位移二極管，使電路的閾值提高到約7.4伏左右（見高閾值邏輯電路)。可變閾值邏輯電路（VTL)也是DTL電路系列中的另一種變形電路。閾值邏輯電路（TLC)是 HTL和VTL邏輯電路的總稱。TTL邏輯電路是在DTL邏輯電路基礎上演變而來，於1962年研製成功。為了提高開關速度和降低電路功耗，TTL電路在線路結構上經歷了三代電路形式的改進（見晶體管-晶體管邏輯電路)。

以上均屬飽和型電路。在進一步探索提高飽和型電路開關速度的同時，發現晶體管多餘載流子的存儲效應是一個極重要的障礙。存儲現象實質上是電路在開關轉換過程中由多餘載流子所引起。要提高電路開關速度，除了減少晶體管PN結電容，或者設法縮短多餘載流子的壽命以外，就得減少和消除晶體管內載流子存儲現象。60年代末和70年代初，人們開始在集成電路中利用熟知的肖特基效應。在TTL電路上製備肖特基勢壘二極管，把它並接在原有晶體管的基極和集電極上，使晶體管開關時間縮短到1納秒左右；帶肖特基勢壘二極管箝位的TTL門電路的平均傳輸延遲時間達2～4納秒。

肖特基勢壘二極管-晶體管-晶體管邏輯電路（STTL)屬於第三代 TTL電路。它在線路上採用了肖特基勢壘二極管箝位方法，使晶體管處於臨界飽和狀態，從而消除和避免了載流子存儲效應。與此同時，在TTL電路與非門輸出級倒相器的基極引入晶體管分流器，可以改善與非門特性。三極管帶有肖特基勢壘二極管，可避免進入飽和區，具有高速性能；輸出管加上分流器，可保持輸出級倒相的抗飽和程度。這類雙極型集成電路，已不再屬於飽和型集成電路，而屬於另一類開關速度快得多的抗飽和型集成電路。

發射極耦合邏輯電路（ECL)是電流型邏輯電路（CML)。這是一種電流開關電路，電路的晶體管工作在非飽和狀態，電路的開關速度比通常TTL電路又快幾倍。ECL邏輯電路把電路開關速度提高到 1納秒左右，大大超過 TTL和STTL電路。ECL電路的出現，使雙極型集成電路進入超高速電路範圍。

集成注入邏輯電路 (I2L)又稱合併晶體管邏輯電路（MTL)，是70年代研製成的。在雙極型集成電路中，I2L電路的集成密度是最高的。

三層結構邏輯電路（3TL)是1976年中國在I2L電路的基礎上改進而成，因有三層結構而得名。3TL邏輯電路採用NPN管為電流源，輸出管採用金屬做集電極（PNM)，不同於I2L結構。

多元邏輯電路（DYL)和雙層邏輯電路（DLL)，是1978年中國研製成功的新型邏輯電路。DYL邏輯電路線性與或門，能同時實現開關邏輯和線性邏輯處理功能。DLL電路是通過ECL和TTL邏輯電路雙信息內部變換來實現電路邏輯功能的。

此外，在雙極型集成電路發展過程中，還有許多其他型式的電路。例如，發射極功能邏輯電路（EFL)、互補晶體管邏輯電路（CTL)、抗輻照互補恆流邏輯電路（C3L)、電流參差邏輯電路（CHL)、三態邏輯電路（TSL)和非閾值邏輯電路（NTL)等。 ^[1] 

雙極型集成電路的製造工藝，是在平面工藝基礎上發展起來的。與製造單個雙極型晶體管的平面工藝相比，具有若干工藝上的特點。

圖2是利用PN結隔離技術製備雙極型集成電路倒相器的工藝流程，圖中包括一個NPN晶體管和一個負載電阻R。原始材料是直徑為75～150毫米摻P型雜質的硅單晶棒，電阻率ρ=10歐·釐米左右。其工藝流程是：先經過切片、研磨和拋光等工藝（是硅片製備工藝)製備成厚度約300～500微米的圓形硅片作為襯底，然後進行外延生長、氧化、光刻、擴散、蒸發、壓焊和多次硅片清洗，最後進行表面鈍化和成品封裝。

製作雙極型集成電路芯片需要經過 5次氧化，對氧化硅 (SiO₂）薄層進行5次光刻，刻蝕出供擴散摻雜用的圖形窗口。最後還經過兩次光刻，刻蝕出金屬鋁互連佈線和鈍化後用於壓焊點的窗口。因此，整套雙極型集成電路掩模版共有 7塊。即使通常省去鈍化工藝，也需要進行6次光刻，需要6塊掩模版。 ^[2] 

按照線路要求和工藝條件設計元件的圖形和尺寸，並進行佈局和佈線，同時設計出一套光刻掩模版圖形。

版圖設計的第一步，是對既定線路按不同電位劃分隔離區和確定元件之間的佈線。然後，轉入對元件的設計。雙極型集成電路的元件包括晶體管、二極管、電阻和電容。其中 NPN晶體管的設計是核心。設計一個性能良好的集成電路，首先要設計出電學性能符合要求的晶體管，而晶體管的特性又是由其圖形、尺寸和工藝條件所決定的。

在雙極型集成電路中，常用的晶體管圖形有5種，每一種圖形各有其特殊作用。這 5種圖形是單基極條形、雙基極條形、雙基極、雙集電極條形、基極馬蹄形（並聯擴展可設計成梳形結構)和發射極馬蹄形。在版圖設計中，往往在同一塊版圖中幾種晶體管圖形會同時出現，這是因為不同晶體管在電路中所起作用不同。

雙極型集成電路版圖設計中常用的二極管，是與晶體管同時製成的。二極管可以利用單獨一個基區擴散結；也可以先做成NPN晶體管結構，然後用一定方式連接成二極管。後者的基本連接方式有5種：①基極和集電極短接；②發射極和基極短接；③發射極開路；④發射極和集電極短接；⑤集電極開路。這5種連接法和單獨一個基區擴散結共有6種不同的二極管。這6種形式的二極管因結構不同，特性也有差異，在應用中根據不同要求加以選擇。

在雙極型集成電路的版圖設計中，電阻通常是隨同晶體管的某一擴散工藝同時進行而製成擴散電阻的。原則上，不論發射區、基區和集電區（外延層)，都可以製作電阻。①基區硼擴散電阻:其薄層電阻值為 150～200歐左右，邏輯集成電路中的電阻值範圍比較適中，而且温度係數也較小，一般為 1.9×10^-3。②發射區磷擴散電阻：其薄層電阻值為2～5歐，可用作低值電阻。但實際上常用作“磷橋”，代替內部金屬連線遇到難以避免交叉時完成交越；③基區溝道電阻：這是利用基區擴散和發射區擴散形成的。因為薄層很薄，擴散雜質濃度也低，薄層電阻可高達5～20千歐。温度係數較高，一般為3～5×10^-3。這種電阻器又受到工作電壓的限制，當反偏壓升高時，PN結勢壘區擴張，使溝道變得更薄，阻值變大；反之，偏壓降低，阻值變小；④體電阻：外延層體電阻阻值很難控制，可用作高阻值電阻，其温度係數高，約為5×10^-3。 ^[3]