隨機邏輯

隨機組合邏輯控制器是早期設計計算機的一種方法,這種方法是把控制部件看做是產生專門固定時序控制信號的邏輯電路,而此邏輯電路以使用最少元件和取得最高操作速度作為設計目標。一旦控制部件構成後,除非重新設計和物理上對它重新接線,否則要想增加新的控制功能是不可能的。當執行不同的機器指令時,通過激活一系列彼此很不相同的控制信號來實現對指令的解釋,其結果使得控器往往很少有明確的結構而變得雜亂無章。結構上的這種缺陷使得組合邏輯控制器的設計和調試非常複雜且代價很大。正因為如此,組合邏輯控制器逐步被微程序控制器或PLA控制器所代替。

隨機邏輯控制器用硬聯控制部件產生微操作控制信號。操作控制信號的產生,由下列因素決定:

(1)IR中現行指令碼的功能特性。

(2)控制時序部件產生的定時信號。

(3)其他部件送來的狀態標誌信息(S)及條件碼置位情況。

微操作控制信號就是在以上輸入條件綜合決定下的邏輯函數,即:Ci=F((1),(2),(3))。

一般採用的方法如下:

(1)編制各條指令的操作流程。在編制流程時,儘量注意各類指令執行時的共性要求。把共性的操作,在不影響邏輯正確的原則下,儘量安排在相同的控制時序階段中。

(2)編排微操作時序表。這一步工作是指令流程圖的進一步具體化。根據各條指令的流程圖,給每個微操作動作安排合理的執行時間。操作時序表,通常是一張兩維的表格,x方向是3級時序,y方向是指令,x,y座標交點(x_i,y_i)是要執行的微操作控制。

指令系統中的每條指令都要安排在表上,毎一個微操作也不能遺漏。對指令的每一個細節要求,均要在時序上作具體的安排,具體到確定的週期、節拍及時標脈衝上。這是項很複雜很細微的設計工作。要求設計者對機器的整體結構,每條指令實現的算法,數據通路,運算器的最長運算時間及內存特性等均要很熟悉。在這種設計過程中,往往需要對總體方案結構等前提設計的合理性進行必要的權衡。

(3)對微操作時序進行邏輯綜合,化簡。對彙總的指令微操作時序表,需進行歸類,綜合,化簡。根據微操作時序表可以寫出各操作控制的邏輯函數表達式。

顯然,彙總成的微操作時序表,反映了機器各條指令的執行邏輯控制。對錶進行綜合後的邏輯表達式總是“與-或”關係式。

按照最後得到的邏輯表達式組,可用一系列組合邏輯電路加以實現。

^[1]