鎖相環

《鎖相環:設計、仿真與應用》(第5版)(翻譯版)第1章是簡短的引言，的介紹鎖相環領域情況。第2章安排涉及混合信號鎖相環的理論，設計和混合信號PLL的應用。討論了不同類型的鑑相器（線性的和數字的），具有電荷泵輸出的鑑頻鑑相器、環路濾波器(無源和有源)以及壓控振盪器。給出了典型混合信號鎖相環的應用，例如重定時和時鐘恢復，控制馬達速度等。

因為頻率綜合器是DPLL數字鎖相環最重要的應用之一，所以單立第3章深入討論數字鎖相環頻率綜合器。因為相位抖動和寄生邊帶是頻率綜合器最煩人的現象，我們給出了不同的解決這些問題的方法，即抗齒隙式電路和高階環路濾波器。此外，還分析了整數N和分數N兩類綜合器並説明後者可以非常快地捕獲鎖定，其特點是在跳頻(擴頻)應用中具有很大的好處；最新一代的移動電話中，擴頻技術將越來越重要。接着説明了簡單的頻率綜合器可以單環實現，而高性能系統中必須使用多環結構。

因為在許多綜合器應用中必須採用高階系統（濾波器），第4章討論了這樣系統的設計，例如高達五階的鎖相環。在高階環路的設計中，安排極點和零點的位置會是一項困難的工作，利用作者開發的新方法，基於波特圖，可以非常容易地進行高階環路設計。同時，利用作者開發的程序（在隨書附有的CD?ROM中）可以輕鬆實現系統。該程序可以自動設計和分析高達五階的鎖相環路。該主題在第5章討論，其中還包括了許多設計例子。在綜合一個鎖相環電路時，這個程序可以用於模擬系統的動態性能，即鎖定和失鎖過程。為了研究鎖相環在噪聲情況下的性能（這在實際中是一般設定情況），用户可以添加任意水平的窄帶或寬帶噪聲。最終，程序顯示綜合的鎖相環波特圖和環路濾波器電路圖，包括元件值。

第6章闡述全數字鎖相環ADPLL的理論、設計和應用，這類PLL引入時間比前面介紹的要晚一些。這幾種鎖相環中，LPLL與DPLL是連續時間系統，而ADPLL是離散時間器件，所以，會表現出相對較大的波紋（相位抖動）。因此，ADPLL的應用侷限在可容忍波紋的情況下，如頻移鍵控（FSK）解碼器和類似設備。第7章描述了ADPLL計算機輔助設計和仿真,使用前面講述過的計算機程序。

因為近年來微控制器和數字信號處理器的速度顯著提高，現在許多PLL應用都可以用軟件實現。第8章討論了鎖相環領域中軟件和硬件折中的考慮，描述了一些可以實現軟件PLL（SPLL）的軟件算法。

第9章綜述通信領域中PLL的應用。包括大多數重要的數字調製方案,例如BSK,QPSK,FSK以及QAM,並且描述了一些專用的PLL電路用於載波和符號同步（如，Costas環，早遲門,積分和復位轉移電路），以及採取措施防止符號間干擾(intersymbol interference，ISI)，例如平方根升餘弦濾波器。本章的其他主題中也説明了在不增加系統帶寬的情況下，如何增加數字通信的符號速率。

第10章列出了當前可以使用的PLL集成電路，它們來自美國、歐洲和日本的製造廠家，包括簡短的電路説明。列表中包括單片上完整的PLL系統，鎖相環的部分電路模塊，如鑑相器和VCO壓控振盪器，以及類似鎖相環頻率綜合器的複雜系統或收音機、電視機芯片；還包括單、雙模預分頻器。

最後，第11章説明使用常規實驗室儀器，如示波器、信號發生器等，以及如何測量鎖相環的參數。