複製鏈接
請複製以下鏈接發送給好友
https://baike.baidu.hk/item/鎖相環/4213
複製
複製成功

鎖相環

（無線電術語）

鎖定
鎖相環 (phase locked loop)是一種利用相位同步產生的電壓，去調諧壓控振盪器以產生目標頻率的負反饋控制系統。根據自動控制原理，這是一種典型的反饋控制電路，利用外部輸入的參考信號控制環路內部振盪信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤，一般用於閉環跟蹤電路。是無線電發射中使頻率較為穩定的一種方法，主要有VCO（壓控振盪器）和PLL IC （鎖相環集成電路），壓控振盪器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發生變化，去控制VCO，直到相位差恢復，達到鎖相的目的。能使受控振盪器的頻率和相位均與輸入信號保持確定關係的閉環電子電路。
中文名
鎖相環
外文名
PhaseLocked Loop
英文縮寫
PLL
應用學科
通信

目錄

  1. 1 類比説明
  2. 2 簡介
  3. 3 優點
  4. 4 用途
  5. 5 工作原理

鎖相環類比説明

圖1 車行駛方向的保證 圖1 車行駛方向的保證
我們剛開始學車的時候，在道路上開車，眼睛就好像一個鑑相器，負責發現車行駛的方向（反饋）和前方的路（輸入）是否有差別，把差別輸入大腦進行判斷，然後指揮雙手旋轉方向盤，旋轉方向盤的動作轉換成車的行駛方向，如圖1所示。
我們通過這麼一個閉環過程不斷地調節方向盤，保證車行駛在正道上。
鎖相環通常由鑑相器（PD，Phase Detector）、濾波器（LF，Loop Filter）和壓控振盪器（VCO，Voltage Controlled Oscillator）3部分組成前向通路，由分頻器組成頻率相位的反饋通路，如圖2所示。
圖2 鎖相環原理圖 圖2 鎖相環原理圖
鎖相環的工作原理是檢測輸入信號和輸出信號的相位差，並將檢測出的相位差信號通過鑑相器轉換成電壓信號輸出，經低通濾波器濾波後形成壓控振盪器的控制電壓，對振盪器輸出信號的頻率實施控制，再通過反饋通路把振盪器輸出信號的頻率、相位反饋到鑑相器。
鎖相環在工作過程中，當輸出信號的頻率成比例地反映輸入信號的頻率時，輸出電壓與輸入電壓保持固定的相位差值，這樣輸出電壓與輸入電壓的相位就被鎖住了。

鎖相環簡介

鎖相環是指一種電路或者模塊，它用於在通信的接收機中，其作用是對接收到的信號進行處理，並從其中提取某個時鐘的相位信息。或者説，對於接收到的信號，仿製一個時鐘信號，使得這兩個信號從某種角度來看是同步的（或者説，相干的）。由於鎖定情形下（即完成捕捉後），該仿製的時鐘信號相對於接收到的信號中的時鐘信號具有一定的相差，所以很形象地稱其為鎖相器。
鎖相環由鑑相器、環路濾波器和壓控振盪器組成。鑑相器用來鑑別輸入信號Ui與輸出信號Uo之間的相位差，並輸出誤差電壓Ud。Ud 中的噪聲和干擾成分被低通性質的環路濾波器濾除，形成壓控振盪器（VCO）的控制電壓Uc。Uc作用於壓控振盪器的結果是把它的輸出振盪頻率fo拉向環路輸入信號頻率fi ，當二者相等時，環路被鎖定 ，稱為入鎖。維持鎖定的直流控制電壓由鑑相器提供，因此鑑相器的兩個輸入信號間留有一定的相位差。
PLL：phase Locked Loop 相同步迴路，鎖相迴路，用來統一整合時脈訊號，使內存能正確的存取資料。
直接數字頻率合成（DDS—Digital Direct Frequency Synthesis）技術是一種新的頻率合成方法，是頻率合成技術的一次革命，JOSEPH TIERNEY等3人於1971年提出了直接數字頻率合成的思想，但由於受當時微電子技術和數字信號處理技術的限制，DDS技術沒有受到足夠重視，隨着電子工程領域的實際需要以及數字集成電路和微電子技術的發展，DDS技術日益顯露出它的優越性。
DDS是一種全數字化的頻率合成器，由相位累加器、波形ROM、D/A轉換器和低通濾波器構成。時鐘頻率給定後，輸出信號的頻率取決於頻率控制器，頻率分辨率取決於累加器位數，相位分辨率取決於ROM的地址線位數，幅度量化噪聲取決於ROM的數據位字長和D/A轉換器位數。 [1] 

鎖相環優點

DDS有如下優點：
⑴ 頻率分辨率高，輸出頻點多，可達N個頻點（N為相位累加器位數）；
⑵頻率切換速度快，可達us量級；
⑶ 頻率切換時相位連續；
⑷ 可以輸出寬帶正交信號；
⑸ 輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用；
⑹可以產生任意波形；
⑺ 全數字化實現，便於集成，體積小，重量輕，因此八十年代以來各國都在研製和發展各自的DDS產品，如美國QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。這些DDS芯片的時鐘頻率從幾十兆赫茲到幾百兆赫茲不等，芯片從一般功能到集成有D/A轉換器和正交調製器。
PLL：Phase Locked Logic 相同步邏輯
鎖相環的用途是在收、發通信雙方建立載波同步或位同步。因為它的工作過程是一個自動頻率（相位）調整的閉合環路，所以叫環。鎖相環分模擬鎖相環和數字鎖相環兩種。 [2] 

鎖相環用途

鎖相環最初用於改善電視接收機的行同步和幀同步，以提高抗干擾能力。20世紀50年代後期隨着空間技術的發展，鎖相環用於對宇宙飛行目標的跟蹤、遙測和遙控。60年代初隨着數字通信系統的發展，鎖相環應用愈廣，例如為相干解調提取參考載波、建立位同步等。具有門限擴展能力的調頻信號鎖相鑑頻器也是在60年代初發展起來的。在電子儀器方面，鎖相環在頻率合成器和相位計等儀器中起了重要作用.
鎖相環技術目前的應用集中在以下三個方面：第一 信號的調製和解調；第二 信號的調頻和解調；第三信號頻率合成電路。 [1] 

鎖相環工作原理

基本工作原理
壓控振盪器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發生變化，去控制VCO，直到相位差恢復！達到鎖頻的目的！能使受控振盪器的頻率和相位均與輸入信號保持確定關係的閉環電子電路。 [2] 
模擬鎖相環工作原理
模擬鎖相環主要由相位參考提取電路、壓控振盪器、相位比較器、控制電路等組成。壓控振盪器輸出的是與需要頻率很接近的等幅信號，把它和由相位參考提取電路從信號中提取的參考信號同時送入相位比較器，用比較形成的誤差通過控制電路使壓控振盪器的頻率向減小誤差絕對值的方向連續變化，實現鎖相，從而達到同步。
數字鎖相環工作原理
數字鎖相環主要由相位參考提取電路、晶體振盪器、分頻器、相位比較器、脈衝補抹門等組成。分頻器輸出的信號頻率與所需頻率十分接近，把它和從信號中提取的相位參考信號同時送入相位比較器，比較結果示出本地頻率高了時就通過補抹門抹掉一個輸入分頻器的脈衝，相當於本地振盪頻率降低；相反，若示出本地頻率低了時就在分頻器輸入端的兩個輸入脈衝間插入一個脈衝，相當於本地振盪頻率上升，從而達到同步。 [1] 
參考資料
  • 1.    K. Shu et E. Sánchez-Sinencio, CMOS PLL Synthesizers: Analysis and Design, Springer, 2004.
  • 2.    R.E. Best, Phase-Locked Loops: Design, Simulation, and Applications, McGraw-Hill Professional, 2003.