計算機組成原理實驗

“計算機組成原理實驗”課程是計算機相關專業本科生的重要基礎課程，具有較強的理論性和實踐性。

田禕、樊景博、劉愛軍主編的《計算機組成原理實驗》作為理論教材的延伸，從教學需求角度出發，在充分考慮相關課程理論體系結構的基礎上，依託實驗平台相關實驗。

本書主要分為四部分內容，部分為實驗預備知識，主要介紹了各種基本邏輯、組合邏輯、計數器和定時器，為後續實驗的順利進行奠定基礎；第二部分為基本原理類實驗，主要介紹了實驗平台的使用，並設計了6個實驗項目，使學生通過實驗進一步掌握計算機各個組成部件的工作原理；第三部分為綜合設計類實驗，包括6個實驗項目，學生可以系統地掌握計算機中各部件是如何協調工作的；第四部分為基於EDA平台的綜合設計類實驗，主要介紹了相關實驗基礎知識，並設計了15個實驗項目，以更好地培養學生的動手能力、工程意識和創新能力。本書的每個實驗相互獨立，使用者可根據課時進行選擇，本書也可作為課程設計參考書。 ^[1] 

部分 實驗預備知識 1.1 數字電路基礎 1.2 集成555定時器第二部分 基本原理類實驗 2.1 實驗系統介紹 2.2 軟件操作説明 實驗一 系統總線和具有基本輸入輸出功能的總線接口實驗 實驗二 基本運算器實驗 實驗三 靜態隨機存儲器實驗 實驗四 微程序控制器實驗 實驗五 具有中斷控制功能的總線接口實驗 實驗六 具有DMA控制功能的總線接口實驗第三部分 綜合設計類實驗 實驗一 CPU與簡單模型機設計實驗 實驗二 硬佈線控制器模型機設計實驗 實驗三 複雜模型機設計實驗 實驗四 帶中斷處理能力的模型機設計實驗 實驗五 帶DMA控制功能的模型機設計實驗 實驗六 典型I／O接口8253擴展設計實驗第四部分 基於EDA平台的綜合設計類實驗 4.0 可編程器件介紹 4.1 VHDL語言基礎知識 4.2 Quartus 119.0基本使用方法 實驗一 基本門電路設計 實驗二 基本組合邏輯電路的VHDL模型 實驗三 基本時序邏輯電路的VHDL模型 實驗四 有限狀態機的設計 實驗五 1對4解多任務器設計 實驗六 全加器 實驗七 四位加減法器 實驗八 狀態機 實驗九 十進制計數器 實驗十 具有控制線的串行輸入移位寄存器 實驗十一 綜合電路設計 實驗十二 基於RISC技術的模型計算機設計實驗 實驗十三 基於重疊技術的模型計算機設計實驗 實驗十四 基於流水技術的模型計算機設計實驗 實驗十五 基於流水技術的模型計算機設計實驗附錄 附錄一 系統實驗單元電路 附錄二 系統使用集成電路元件及功能介紹 附錄三 74LS系列芯片簡介參考文獻