-
與門
鎖定
與門(英語:AND gate)又稱“與電路”、邏輯“積”、邏輯“與”電路。是執行“與”運算的基本邏輯門電路。有多個輸入端,一個輸出端。當所有的輸入同時為高電平(邏輯1)時,輸出才為高電平,否則輸出為低電平(邏輯0)。
- 中文名
- 與門
- 外文名
- AND gate
- 別 名
-
與電路
邏輯積
邏輯與電路
- 含 義
- 所有條件必須具備。
- 表達式
- F=A·B
- 所屬範圍
- 邏輯門
- 功 能
- 執行“與”運算的基本邏輯門電路
- 應用學科
- 物理等
- 適用領域
- 電路、邏輯等
與門基本功能
與門是實現邏輯“乘”運算的電路,有兩個以上輸入端,一個輸出端(一般電路都只有一個輸出端,ECL電路則有二個輸出端)。只有當所有輸入端都是高電平(邏輯“1”)時,該電路輸出才是高電平(邏輯“1”),否則輸出為低電平(邏輯“0”)。
[1]
其二輸入與門的數學邏輯表達式:Y = AB,對應的真值表如下:
[2]
輸入A | 輸入B | 輸出Y |
---|---|---|
0 | 0 | 0 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
與門邏輯符號
ANSI/IEEE Std 91-1984 | IEC 60617-12(國標符號) | DIN 40700 |
與門實現
與門的實現方法包括使用CMOS邏輯、NMOS邏輯、PMOS邏輯以及二極管實現等。
CMOS邏輯實現 | 二極管實現 |
以二極管實現為例,與門的實現原理為:
下面根據圖中情況具體分析一下,
1. Ua=Ub=0v時,D1,D2正向偏置,兩個二極管均會導通,此時Uo為電位為0.7v.,輸出為低電平
2.當Ua,Ub一高一低時,不妨假設Ua = 3v,Ub = 0v,這時我們不妨先從D2開始分析,
D2會導通,導通後D2壓降將會被限制在0.7v,那麼D1由於右邊是0.7v左邊是3v所以會反向偏置而截止,因此最後Uo為0.7v低電平輸出,這裏也可以從D1開始分析,如果D1導通,那麼Uo應當為3.7v,
此時D2將導通,那麼D2導通,壓降又會變回0.7,最終狀態Uo仍然是0.7v.輸出低電平,此時D1馬上截止。
3. Va=Vb=3v,這個情況很好理解, D1,D2都會正偏,Uy被限定在3.7V.
總結(借用個定義):通常二極管導通之後,如果其陰極電位是不變的,那麼就把它的陽極電位固定在比陰極高0.7V的電位上;如果其陽極電位是不變的,那麼就把它的陰極電位固定在比陽極低0.7V的電位上,人們把導通後二極管的這種作用叫做鉗位。(特別説明:壓差大的二極管先導通,先鉗位,先導通的二極管具有電路控制權)
與門集成電路
與門是基本的邏輯門,因此在TTL和CMOS集成電路中都是可以使用的。標準的74系列CMOS集成電路有74X08、74X09(OC),包含四個獨立的2輸入與門;74X11,包含三個獨立的3輸入與門;74X21,包含兩個獨立的4輸入與門。CD4000系列集成電路有:CD4081,包含四個2輸入端與門;CD4082,包含兩個4輸入端與門。
[3]
引腳分配如下:
- 參考資料
-
- 1. 林崇德, 姜璐, 王德勝等.《中國成人教育百科全書·數學·電腦》:南海出版公司,1994
- 2. 基本邏輯門及常用邏輯部件 .西安交通大學微機原理與接口技術[引用日期2013-08-07]
- 3. IC - 資料展示[CMOS-40系列] .復旦大學電子工程系[引用日期2013-08-07]