-
總線週期
鎖定
- 中文名
- 總線週期
- 外文名
- Bus Cycles
- 應用領域
- 計算機科學
總線週期的概念
2.由於存儲器和I/O端口是掛接在總線上的,CPU對存儲器和I/O接口的訪問,是通過總線實現的。通常把CPU通過總線對微處理器外部(存儲器或I/O接口)進行一次訪問所需時間稱為一個總線週期。一個總線週期一般包含4個時鐘週期,這4個時鐘週期分別稱4個狀態即T1狀態、T2狀態、T3狀態和T4狀態,必要時,可在T3、T4間插入一個至數個Tw。
(2)T2狀態 ——輸出控制信號。
(3)T3和Tw狀態 ——總線操作持續,並檢測READY以決定是否延長時序。
(4)T4狀態 ——完成數據傳送。
- 詞條統計
-
- 瀏覽次數:次
- 編輯次數:20次歷史版本
- 最近更新: CWT303M