-
發射極耦合邏輯電路
鎖定
發射極耦合邏輯是數字邏輯的一種非飽和形式(簡稱ECL),它可以消除影響速度特性的晶體管存儲時間,因而能實現高速運行。發射極耦合是指電路內的
差動放大器以發射極相連接,使差動放大器的輸入阻抗高、電壓增益大電路的輸出部分為射極跟隨器,以便恢復邏輯電平,降低輸出阻抗,因而整個電路扇出容量大,驅動後續電路的能力強。當前在科學研究以及應用技術中要求數據獲取的速度越來越快,數據的容量也越來越大,因而高速邏輯以及寄存單元都由發射極合邏輯構成
[1]
。
- 中文名
-
發射極耦合邏輯電路
[1]
- 外文名
-
emitter coupled logic
[2]
- 學 科
-
信息科學
[1]
- 釋 義
-
數字邏輯的一種非飽和形式
[1]
- 應 用
-
用於構成超高速集成電路
[2]
- 簡 稱
-
ECL電路
[1]
發射極耦合邏輯電路簡介
發射極耦合邏輯電路(emitter coupled logic)是以多個晶體管的發射極相互耦合加上
射極跟隨器組成的邏輯電路。簡稱ECL電路。ECL電路發展於20世紀50年代末期,是雙極型集成電路的基本電路形式。它是一種電流型開關電路,電路中的晶體管工作在非飽和狀態。ECL電路的特點是:開關速度快(1納秒左右)。比通常的晶體管晶體管邏輯電路開關速度快幾倍。可以很方便地組成擴充電路的邏輯功能,節省元件數。缺點是電路功耗大、電平閾值電壓隨温度而漂移等。ECL電路主要用於構成
超高速集成電路,如高速大型、
巨型計算機等
[2]
。
發射極耦合邏輯電路主要特點
ECL電路的傳輸時間為1-2ns,開關時間是非常短的,這主要是由於
[3]
:
(1)晶體管均工作在非飽和狀態,因而消除了電荷存儲現象
[3]
。
(2)邏輯擺幅小即高、低電平之差僅為0.83V,又R
c1、R
c2的阻值很低,電平建立所需時間縮短,開關速度快
[3]
。
因為ECL電路是由T
7,T
8分別組成兩個射極輸出器作為輸出級的,射極輸出器輸出阻抗低,所以帶負載能力強,門電路可以得到很大的扇出係數
[3]
。
除具備或和或非反相輸出外,還可以把兩個門的輸出端直接並聯在一起,用來得到兩個輸出信號的邏輯或,這是所謂“線或”邏輯
[3]
。
ECL電路的缺點是功耗較大,同時由於邏輯振幅小,其抗干擾能力也較差
[3]
。
發射極耦合邏輯電路主要優點
(1)ECL電路是目前各種
數字集成電路中工作速度最快的種。電路中的晶體管導通時均為進入飽和狀態,這就從根本上消除了由於飽和導通而產生的電荷存儲效應
[4]
。
同時,由於電路中電阻阻值取得很小,邏輯擺幅低,從而有效地縮短了電路各節點電位的上升時間和下降時間。目前ECL門電路的傳輸延遲時間已能縮短至0.1ns以內
[4]
。
(2)因為輸出端採用了射極輸出結構,所以輸出內阻很低,帶負載能力很強
[4]
。
(3)由於i
c1-5的大小設計近乎相等,所以在電路開關層中電源電流變化不大,電路內部的開關噪聲很低
[4]
。
(4)ECL電路多設有互補的輸出端,同時還可以直接將輸出端並聯以實現線或邏輯功能,因而使用時十分方便、靈活
[4]
。
發射極耦合邏輯電路主要缺點
ECL電路的缺點也是很突出的,這主要表現在
[4]
:
由於電路中的電阻阻值都很小,而且三極管導通時又工作在非飽和狀態,所以功耗很大。從一定意義上來説,ECL電路的高速度是用多消耗功率的代價換取的。而且,功耗過大也嚴重地限制了集成度的提高
[4]
。
因為電路中的三極管導通時處於非飽和狀態,而且輸出電平又直接與T
7、T
8的發射結壓降有關,所以輸出電平對電路參數的變化以及環境温度的改變都比較敏感
[4]
。
ECL電路的邏輯擺幅只有0.8V,直流噪聲容限僅200mV左右,因此抗干擾能力較差
[4]
。
傳統的ECL以V
cc1=V
cc2=0V,V
EE=-5.2V為工作電壓
[4]
。
如果採用+5V電源供電,即將V
cc1=V
cc2接到正電源而VEE接到零點,這樣的電平通常被稱為PECL;如果採用+3.3V電源供電,則稱為LVPECL
[4]
。
在使用PECL電路時要注意加電源去耦電路,以免受噪聲的干擾。輸出採用交流耦合還是直流耦合,對負載網絡的形式將會提出不同的需求
[4]
。
直流耦合的接口電路有兩種工作模式:其一,對應於近距離傳送的情況,採用發送端加到地偏置電阻,接收端加上端接電阻模式;其二,對應於較遠距離傳送的情況,採用接收端通過電阻對提供截止電平V
TT和50Ω的匹配負載的模式。對於交流耦合的接口電路,也有一種標準工作模式,即發送端加到地偏置電阻,耦合電容靠近發送端放置,接收端通過電阻對提供共模電平V
BB和50Ω的匹配負載的模式
[4]
。
發射極耦合邏輯電路連接技術
發射極耦合邏輯傳輸延遲小,信號傳送速度快,因而在電路板上信號通路都要按傳輸線形式。如果信號通路的傳輸延遲比信號上升時間短,則在上升時間的反射現象被掩蓋起來,看不到上衝或振鈴。對高速電路,信號的邊沿速度加快,則通路的長度必須縮短,否則就不能保持信號的完整性。ECL電路是高速電路,解決反射問題的辦法是傳送信號的通路必須阻抗匹配。一個系統往往由不少電路板構成,電路板之間的連接線往往比電路板上器件間的連接線長,因此,阻抗匹配、消除反射就更為重要
[5]
。
發射極耦合邏輯電路應用範圍
發射極耦合邏輯電路的最大特點是速度高、輸出阻抗低、噪聲低,因此很適用於高速數據通信、高速模數轉換、高速計數等方面。發射極耦合邏輯電路般工作於負電壓,這是由於負電壓工作時噪聲抑制性能好,因而可以用來構成大系統。發射極耦合邏輯電路也可以工作於正電壓(+5.2v),V
EE則接地,這種電路可以和T電路相連用,該功能專門由特殊設計的接口電路來完成
[6]
。
- 參考資料
-
-
1.
席德勳編著,現代電子技術,高等教育出版社,1999.09,第225頁
-
2.
《中國大百科全書》總編委會等,中國大百科全書 精華本,中國大百科全書出版社,2002.11,第957頁
-
3.
於志成編著,電子電路技術,機械工業出版社,1986.12,第207頁
-
4.
費元春編著,超寬帶雷達理論與技術,國防工業出版社,2010.08,第411-413頁
-
5.
席德勳編著,現代電子技術,高等教育出版社,1999.09,第236-237頁
-
6.
席德勳編著,現代電子技術,高等教育出版社,1999.09,第264頁