微架構

NetBurst微結構的缺陷是IPC（每時鐘執行的指令條數）表現不佳，同頻情況下Pentium 4有時還不如前代的PentiumⅢ。頻率提高後，功耗隨之上升，功耗過高，影響了主頻的進一步提高。為了改善這種情況，Intel採用了Core微架構。

Core微架構是Intel在Yonah微架構基礎之上改進而來的下一代微架構，採取共享式二級緩存設計，兩個核心共享4MB或2MB的二級緩存，其內核採用高效的l4級有效流水線設計，每個核心都內建32KB 一級指令緩存與32 KB 一級數據緩存，而且兩個核心的一級數據緩存之間可以直接傳輸數據。每個核心內建四組指令解碼單元，支持微指令融合與宏指令融合技術，每個時鐘週期最多可以解碼五條x86指令，並擁有改進的分支預測功能。每個核心內建五個執行單元，執行資源龐大。採用新的內存相關性預測技術。加入對EM-64T與SSE4指令集的支持，支持增強的電源管理功能，支持硬件虛擬化技術和硬件防病毒功能，內建數字温度傳感器，還可提供功率報告和温度報告等，配合系統實現動態的功耗控制和散熱控制。Core微架構處理器的內部結構如圖1所示：

Core微架構的處理器系列有用於桌面平台的Conroe、移動平台的Merom和服務器平台的Woodcrest；有Core處理器和Core 2處理器之分，從結構上又可分為單核Core Solo、雙核Core Duo和Core 2 Duo以及四核的Core 2 Quad。在多核結構中耦合度的鬆緊決定四核協作效率的高低，而微架構則決定每個核心的運算效率、實際性能、功耗高低等關鍵的特性。Intel的Kentsfield/Yorkfield兩代Core 2 Quad處理器都基於Core微架構。 ^[1] 

使用微架構有很多優勢，但是同時也具有一定的風險。圖2給出了一個簡單的成本效益分析

由上圖成本效益分析可以看到，在開發大型應用程序時，使用微架構可以獲得最大收益。 ^[2] 

Core架構的優勢體以下幾個方面：

(1)擁有超寬的執行單元。在每個週期，Core架構的指令解碼器可以同時發射四條指令，而AMD K8架構只能發射三條指令，換句話説，Core架構擁有更加出色的指令並行度。

(2) Core架構具有“微操作融合(Micro-p Fusion)”和“宏操作融合(Macro-p Fusion)”兩項技術，可以對執行指令進行優化，通過減少指令的數量獲得更高的效率，Intel表示這兩項技術最多可帶來67%的效率提升，這也是Core架構產品在低功耗狀態下依然擁有強勁效能的主要秘密。

(3) Core微架構的SSE執行單元首度提供完整的128位支持。每個單元都可以在一個時鐘週期內執行一個128位SSE指令，而在多個執行單元的共同作用下，Core架構核心可以在一個時鐘週期內同時執行1 28位乘法、128位加法、128位數據載入以及128位數據回存，或者是可以同時執行四個32位單精度浮點乘法和四個32位單精度浮點加法，進而顯著提升多媒體性能。

(4) Core微架構採用共享Cache設計。Cache資源利用率高於獨佔式設計，且多個核心可以高效協作。 ^[1] 

XScale架構處理器是新一代為無線手持式應用產品開發的嵌入式處理器，是PCA開發式子台架構中的應用於系統與通信子系統中的嵌入式處理器。圖3是XScale系統結構圖：

(1)採用7/8級超級流水線：動態跳轉預測；分支目標緩衝器BTB(BranchTargetBarfer)。

(2)支持多媒體處理技術：·新增乘/加器MAC；40位累加器；兼容ARMV5TE指令；特定DSP型協處理器CPO。

(3)指令快存(1-Cache)：32KB。

(4)數據快存(D-Cache)：32KB：可以重構為28KB片內RAM。

(5)微小數據快存(Mini-DCache)：2KB。

(6)指令存儲器管理單元IMMU：32路變換後備緩衝器TLB(快表)。

(7)數據存儲器管理單元DMMU：32路變換後備緩衝器TLB(快表)。

(8)中斷控制器。

(9)總線控制器。

(10)調試(Debug)接口：性能監控：協處理器CPl4；硬件斷點；硬件觀察點；BKPT指令；異常中斷；JTAG接口；跡緩衝器。

(11)動態電源管理。XScale微架構處理器的時鐘可以達1GHz、功耗1.6 W，並能達到1200MIPS。 ^[3]