介電常數

相對介電常數ε_r可以用靜電場用如下方式測量：首先在兩塊極板之間為真空的時候測試電容器的電容C₀。然後，用同樣的電容極板間距離，但在極板間加入電介質後測得電容C_x。然後相對介電常數可以用下式計算：

ε_r＝C_x/C₀。

在標準大氣壓下，不含二氧化碳的乾燥空氣的相對電容率ε_r＝1.00053。因此，用這種電極構形在空氣中的電容C_air來代替C₀來測量相對電容率ε_r時，也有足夠的準確度。（參考GB/T 1409-2006）

對於時變電磁場，物質的介電常數和頻率相關，通常稱為介電係數。 ^[1] 

附常見溶劑的相對介電常數，條件為室温下，測試頻率為1KHz。

H₂O （水） 78.5

HCOOH （甲酸） 58.5

HCON（CH₃）₂ （N,N-二甲基甲酰胺）36.7

CH₃OH （甲醇） 32.7

C₂H₅OH （乙醇） 24.5

CH₃COCH₃ （丙酮） 20.7

n-C₆H₁₃OH （正己醇）13.3

CH₃COOH （乙酸或醋酸） 6.15

C₆H₆ （苯） 2.28

CCl₄ （四氯化碳） 2.24

n-C₆H₁₄ （正己烷）1.88

n-C₄H₁₀（四號溶劑） 1.78 ^[1] 

“介電常數”在工具書中的解釋：

1. 又稱電容率或相對電容率，表徵電介質或絕緣材料電性能的一個重要數據，常用ε表示。它是指在同一電容器中用同一物質為電介質和真空時的電容的比值，表示電介質在電場中貯存靜電能的相對能力。空氣和二硫化碳的ε值分別為1.0006和2.6左右，而水的ε值較大，10℃ 時為 83.83。

2. 介電常數是物質相對於真空來説增加電容器電容能力的度量。介電常數隨分子偶極矩和可極化性的增大而增大。在化學中，介電常數是溶劑的一個重要性質，它表徵溶劑對溶質分子溶劑化以及隔開離子的能力。介電常數大的溶劑，有較大隔開離子的能力，同時也具有較強的溶劑化能力。介電常數用ε表示，一些常用溶劑的介電常數見下表：

“介電常數”在學術文獻中的解釋：

1. 介電常數是指物質保持電荷的能力，損耗因數是指由於物質的分散程度使能量損失的大小。理想的物質的兩項參數值較小。

2. 其介質常數具有複數形式，實數部分稱為介電常數，虛數部分稱為損耗因子。通常用損耗角的正切值 tan θ（損耗因子與介電常數之比）來表示材料與微波的耦合能力。損耗正切值越大，材料與微波的耦合能力就越強。

3. 介電常數是指在同一電容器中用某一物質為電介質與該電容器在真空中的電容的比值。在高頻線路中信號傳播速度的公式如下：v＝k。

4. 為簡單起見，後面將相對介電常數均稱為介電常數。反射脈衝信號的強度，與界面的波反射係數和透射波的衰減係數有關，主要取決於周圍介質與反射體的電導率和介電常數。 ^[2] 

近十年來，半導體工業界對低介電常數材料的研究日益增多，材料的種類也五花八門。然而這些低介電常數材料能夠在集成電路生產工藝中應用的速度卻遠沒有人們想象的那麼快。其主要原因是許多低介電常數材料並不能滿足集成電路工藝應用的要求。圖2是不同時期半導體工業界預計低介電常數材料在集成電路工藝中應用的前景預測。

早在1997年，人們就認為在2003年，集成電路工藝中將使用的絕緣材料的介電常數（k值）將達到1.5。然而隨着時間的推移，這種樂觀的估計被不斷更新。到2003年，國際半導體技術規劃（ITRS 2003[7]）給出低介電常數材料在集成電路未來幾年的應用，其介電常數範圍已經變成2.7~3.1。

造成人們的預計與現實如此大差異的原因是，在集成電路工藝中，低介電常數材料必須滿足諸多條件，例如：足夠的機械強度（MECHANICAL strength）以支撐多層連線的架構、高楊氏係數（Young's modulus）、高擊穿電壓（breakdown voltage＞4MV/cm）、低漏電（leakage current＜10^(-9) at 1MV/cm）、高熱穩定性（thermal stability＞450oC）、良好的粘合強度（adhesion strength）、低吸水性（low moisture uptake）、低薄膜應力（low film stress）、高平坦化能力（planarization）、低熱漲係數（coefficient of thermal expansion）以及與化學機械拋光工藝的兼容性（compatibility with CMP process）等等。能夠滿足上述特性的低介電常數材料並不容易獲得。例如，薄膜的介電常數與熱傳導係數往往就呈反比關係。因此，低介電常數材料本身的特性就直接影響到工藝集成的難易度。

在超大規模集成電路製造商中，TSMC、 Motorola、AMD以及NEC等許多公司為了開發90nm及其以下技術的研究，先後選用了應用材料公司（Applied Materials）的 Black Diamond 作為低介電常數材料。該材料採用PE-CVD技術[8] ，與現有集成電路生產工藝完全融合，並且引入BLOk薄膜作為低介電常數材料與金屬間的隔離層，很好的解決了上述提及的諸多問題，是已經用於集成電路商業化生產為數不多的低介電常數材料之一。 ^[2]