下降沿

數字電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數字電路，電壓對應的邏輯電平也不同。在TTL門電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。數字電路中，數字電平從高電平（數字“1”）變為低電平（數字“0”）的那一瞬間叫作下降沿。 ^[1] 

在Verilog等硬件描述語言中，用“negedge”表示“下降沿”。

下降沿可以被用來觸發時序控制，在時間脈衝下降沿觸發的T觸發器就是一個典型的例子，這類觸發器並不是通常的電平敏感，而是信號邊緣敏感。