三態輸出電路

三態電路可提供三種不同的輸出值：邏輯“0”，邏輯“1”和高阻態。高阻態主要用來將邏輯門同系統的其他部分加以隔離。例如雙向I/O電路和共用總線結構中廣泛應用三態特性。

一個簡單的三態緩衝電路如圖1所示，圖1中(a)為表示符號，圖1中(b)為邏輯結構。由允許信號E控制輸出，當E=1為高電平時，電路的功能是一個正常的緩衝驅動器。輸出根據輸入為低電平或高電平則相應為低電平和高電平。當E=0為低電平時，不論輸入為何種電平，Ma管的輸入為低電平，Mp管的輸入為高電平，兩管均不導通。切斷輸出節點與電源V_OD和地的通路，此時輸出呈高阻態。實際上泄漏電流還是有的，但非常小，故輸出阻抗非常大。 ^[1] 

三態門電路的輸出結構與普通門電路的輸出結構有很大的不同，它在電路中增加了一個輸出控制端EN(Enable的縮寫)。當EN=1時，對原電路無影響，電路的輸出符合原來電路的所有邏輯關係。當EN=0時，電路內部所有的輸出將處於一種關斷狀態。

可以用一個受EN控制的開關對三態門電路的輸出結構進行等效。圖2是一個具有三態輸出的“非”門的邏輯符號及其等效電路．當EN=1時，非門輸出端的開關接通，所以它符合非門的所有邏輯關係。當EN=0時，開關斷開，此時在電路的外部看電路輸出端的電流幾乎為0，所以這是一種高阻狀態。

這樣，這個電路的輸出就有了3個邏輯狀態：邏輯0、邏輯1和高阻態。 ^[2] 

當多個三態門的輸出端連在一起形成總線時，只要保證任何一個時刻只有一個三態門的輸出控制端有效，就不會發生總線衝突現象。此時總線上的邏輯電平由那個輸出有效的電路確定。

由於三態門通常總是用來驅動總線，所以大部分三態門的輸出電流能力要比同系列的普通邏輯門電路強的多。在計算機等其他設備中，總線的位數常常是8的倍數，所以也常常將8個、16個甚至32個三態門的輸出控制端連接在一起，形成一個公共控制端。 ^[2] 

一個三態輸出電路一般由一個非門、兩個或非門和兩個NMOS晶體管組成。NMOS晶體管可視為一個開關，當為其輸入高電位時接通，而輸入低電位時斷開。

①三態輸出電路原理圖如圖3所示。

②電路分析。

當E為高電位時，經非門後加到兩個或非門輸入端的均為低電位，此時若A為高電位，則G₂為低電位，NMOS管T₂斷開，G₂反饋到上一個或非門後，G₁為高電位，NMOS管T₁導通，即B與+5 V接通，B點為高電位，B=1；若A為低電位，則G₂為高電位，G₁為低電位，NMOS管T₁斷開，T₂導通，即B與地接通，B點為低電位，B=0。

故此可知，當E=1時：若A=1，則B=1；若A=0，則B=0。

當E為低電位時，經非門後加到兩個或非門輸入端的均為高電位，終或非門後，G₁，G₂均為低電位，NMOS管T₁與T₂均斷開，A和B不相通，呈現出高阻狀態。

由此可知，此電路有3個狀態：

a．E=0，A和B不通，呈高阻態。

b．E=1，A=1時，B=1。

c．E=1，A=0時，B=0。

三態輸出電路邏輯表如下表所示：

在微型計算機中，各部件之間的信息傳送都是經過總線來傳輸的。總線是若干條公用的線，它可以被各部件分時使用，從而實現各部件之間的信息傳送。在這裏，我們將以寄存器為例，説明寄存器之間的數據傳送是怎樣通過總線來實現的。

設有A、B、C和D四個寄存器，它們都有L門和E門，數據位都設為四位。這樣就需要四條數據線即可溝通它們之間的信息來往。

圖4就是總線結構的原理圖。如果將各個寄存器的L門和E門按次序排成一列，則可稱其為控制字CON：

CON=L_AE_AL_BE_BL_CE_CL_DE_D

為了避免信息在公共總線W中亂竄，必須規定在某一時鐘節拍(即某一週期)只有一個寄存器的L門為高電位，和另一個寄存器的E門為高電位，其餘各門則都為低電位。這樣就可實現這兩個寄存器之間的信息傳送。下表列出了不同的控制字狀態對應於不同的兩個寄存器之間的數據傳送。

控制字中各位都是由一條線來傳送的，如上述有8個控制位狀態，則必須由8條信號傳輸線來傳送。控制字中哪些為高電位，哪些為低電位，將由控制器發出並傳送到各個寄存器中。

為了簡化作圖，不論總線包含幾條信號傳輸線，都用一條粗線表示，如圖5中，有兩條總線，一條稱為數據總線，專門讓數據信息在其中流通；另一條稱為控制總線，發自控制器，它能將控制字各位分別送至寄存器上去。另外，控制器還發出一個時鐘信號，使CLK脈衝送到各個寄存器上去。 ^[3] 

當某元件有雙向輸出時，可由兩個三態門來控制，一個控制輸出，一個控制輸入。

①雙三態輸出電路結構如圖6所示。

②電路分析。

圖6中A為輸出端，C為輸入端。當E_out=1，E_in=0時，此電路的傳輸方向為A→B，即B=A；而當E_out=0，E_in=1時，此電路的傳輸方向為B→C，即C=B。